# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-056666

(43) Date of publication of application: 27.02.2001

(51)Int.CI.

G09G 3/288

G09G 3/20

(21)Application number: 11-234563

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

20.08.1999

(72)Inventor: HASHIGUCHI JUNPEI

KIKO SHIGEO

KASAHARA MITSUHIRO


MORI MITSUHIRO

# (54) DRIVING CIRCUIT, DISPLAY DEVICE AND DRIVING METHOD

# (57) Abstract:

PROBLEM TO BE SOLVED: To suppress the radiation of unnecessary electromagnetic waves and to conduct discharge employing small power consumption.

SOLUTION: A voltage clamp section CL1 is connected to a recycle coil L so that sustain pulses Psu are risen more than a discharge starting voltage by LC resonance of the coil L and a panel capacitance Cp, a voltage clamp section CL2 is connected to the coil L before discharging current takes a maximum value so that the pulses Psu are lowered by the LC resonance of the coil L and the capacitor Cp. Then, the pulses Psu are held at a discharge maintaining miminum voltage by a power supply terminal V1, the section CL2 is connected to the coil L so that the pulses Psu are lowered to a ground potential by the LC resonance of the coil L and the capacitance Cp.



# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2001-56666 (P2001-56666A)

(43)公開日 平成13年2月27日(2001.2.27)

(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		<del>5</del>	f-7]-ド(参考)
G 0 9 G	3/288		G 0 9 G	3/28	В	5 C 0 8 0
	3/20	6 2 1		3/20	6 2 1 B	

# 審査請求 未請求 請求項の数22 OL (全 28 頁)

(21)出顧番号	特願平11-234563	(71)出願人	000005821		
			松下電器產業株式会社		
(22)出願日	平成11年8月20日(1999.8.20)		大阪府門真市大字門真1006番地		
		(72)発明者	<b>橘口</b> 淳平		
	·		大阪府門真市大字門真1006番地 松下電器		
			産業株式会社内		
		(72)発明者	木子 茂雄		
			大阪府門真市大字門真1006番地 松下電器		
			産業株式会社内		
		(74)代理人	100098305		
			弁理士 福島 祥人		
			具数質に強く		


#### 最終貝に続く

# (54) 【発明の名称】 駆動回路、表示装置および駆動方法

# (57)【要約】

【課題】 不要な電磁波の輻射を抑制できるとともに、 少ない消費電力で放電を行うことができる駆動回路およ び駆動方法ならびにその駆動回路を用いた表示装置を提 供する。

【解決手段】 電圧クランプ部CL1を回収コイルしに接続して回収コイルしおよびパネル容量Cpのして共振により維持パルスPsuを放電開始電圧以上に立ち上げ、放電電流が極大値をとる以前に電圧クランプ部CL2を回収コイルした接続して回収コイルしおよびパネル容量Cpのして共振により維持パルスPsuを放電維持最低電圧に保持し、電圧クランプ部CL2を回収コイルした接続して回収コイルしおよびパネル容量Cpのして共振により維持パルスPsuを接地電位まで立ち下げる。



### 【特許請求の範囲】

【請求項1】 放電セルを放電させるための駆動パルスを出力する駆動回路であって、

前記駆動パルスの電圧が前記放電セルの放電停止電圧から放電開始電圧以上になるように前記駆動パルスを滑らかに遷移させる遷移手段と、

前記放電セルの放電電流が極大値をとると同時またはそ の前に前記遷移手段により遷移された駆動パルスを滑ら かに逆方向に遷移させる逆遷移手段と、

前記逆遷移手段により逆方向に遷移された駆動パルスの 10 電圧を前記放電セルが放電を繰り返し維持できる放電維 持電圧に保持する保持手段とを備えることを特徴とする 駆動回路。

【請求項2】 前記放電セルは、容量性負荷を含み、

一端が前記容量性負荷に接続されるインダクタンス素子をさらに備え、

前記遷移手段は、前記容量性負荷と前記インダクタンス素子とのLC共振により前記駆動パルスの電圧が前記放電停止電圧から前記放電開始電圧以上になるように前記駆動パルスを遷移させる共振遷移手段を含み、

前記逆遷移手段は、前記容量性負荷と前記インダクタンス素子とのLC共振により前記共振遷移手段により遷移された駆動パルスを逆方向に遷移させ、さらに、前記容量性負荷と前記インダクタンス素子とのLC共振により前記駆動パルスの電圧が前記放電維持電圧から前記放電停止電圧になるように前記保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含むことを特徴とする請求項1記載の駆動回路。

【請求項3】 一端が接地され、前記容量性負荷から電荷を回収するための第1の容量性素子と、

一端が前記第1の容量性素子の他端に接続される第2の 容量性素子とをさらに備え、

前記共振遷移手段は、

前記第2の容量性素子の他端の電圧を前記駆動バルスの 最大ビーク電圧と前記放電停止電圧との中間の電圧より 高い電圧に保持する第1の電圧保持手段と、

前記駆動パルスを立ち上げるときに前記第2の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、

前記共振逆遷移手段は、

前記第1の容量性素子の他端の電圧を前記放電維持電圧 と前記放電停止電圧との中間の電圧より低い電圧に保持 する第2の電圧保持手段と、

前記駆動バルスを立ち下げるときに前記第1の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち下げ用接続手段とを含むことを特徴とする請求項2記載の駆動回路。

【請求項4】 一端が接地され、前記容量性負荷から電荷を回収するための第1の容量性素子と、

一端が前記第1の容量性素子の他端に接続される第2の

容量性素子とをさらに備え、

前記共振逆遷移手段は、

前記第2の容量性素子の他端の電圧を前記放電維持電圧 と前記放電停止電圧との中間の電圧より高い電圧に保持 する第1の電圧保持手段と、

前記駆動パルスを立ち上げるときに前記第2の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、

前記共振遷移手段は、

前記第1の容量性素子の他端の電圧を前記駆動バルスの 最小ピーク電圧と前記放電停止電圧との中間の電圧より 低い電圧に保持する第2の電圧保持手段と、

前記駆動パルスを立ち下げるときに前記第1の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち下げ用接続手段とを含むことを特徴とする請求項2記載の駆動回路。

【請求項5】 前記立ち上げ用接続手段は、前記インダクタンス素子の他端と前記第2の容量性素子の他端との間に直列に接続される立ち上げ用一方向導通素子および立ち上げ用スイッチング素子を含み、

前記立ち下げ用接続手段は、前記インダクタンス素子の他端と前記第1の容量性素子の他端との間に直列に接続される立ち下げ用一方向導通素子および立ち下げ用スイッチング素子を含むことを特徴とする請求項3または4記載の駆動回路。

【請求項6】 前記遷移手段は、

前記駆動バルスの電圧が前記放電開始電圧を越えない範 囲で前記駆動バルスを遷移させる第1の遷移手段と、

前記駆動バルスの電圧が前記放電開始電圧以上になるように前記第1の遷移手段により遷移された駆動バルスを さらに遷移させる第2の遷移手段とを含むことを特徴と する請求項1記載の駆動回路。

【請求項7】 前記放電セルは、容量性負荷を含み、

一端が前記容量性負荷に接続されるインダクタンス素子をさらに備え、

前記第1の遷移手段は、前記容量性負荷と前記インダクタンス素子とのLC共振により前記駆動バルスの電圧が前記放電開始電圧を越えない範囲で前記駆動バルスを遷移させる第1の共振遷移手段を含み、

前記第2の選移手段は、前記容量性負荷と前記インダクタンス素子とのLC共振により前記駆動パルスの電圧が前記放電開始電圧以上になるように前記駆動パルスを選移させる第2の共振選移手段を含み、

前記逆遷移手段は、前記容量性負荷と前記インダクタンス素子とのLC共振により前記第2の共振遷移手段により遷移された駆動パルスを逆方向に遷移させ、さらに、前記容量性負荷と前記インダクタンス素子とのLC共振により前記駆動パルスの電圧が前記放電維持電圧から前記放電停止電圧になるように前記保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手

段を含むことを特徴とする請求項6記載の駆動回路。

【請求項8】 一端が接地され、前記容量性負荷から電荷を回収するための第1の容量性素子と、

一端が前記第1の容量性素子の他端に接続される第2の 容量性素子とをさらに備え、

前記第1の共振遷移手段は、前記駆動バルスを立ち上げるときに前記第1の容量性素子の他端を前記インダクタンス素子の他端に接続する第1の立ち上げ用接続手段を含み、

前記第2の共振遷移手段は、

前記第2の容量性素子の他端の電圧を前記駆動パルスの 最大ピーク電圧と前記第1の共振遷移手段により遷移さ れた駆動パルスのピーク電圧との中間の電圧より高い電 圧に保持する第1の電圧保持手段と、

前記駆動パルスを立ち上げるときに前記第2の容量性素子の他端を前記インダクタンス素子の他端に接続する第2の立ち上げ用接続手段とを含み、

前記共振逆遷移手段は、

前記第1の容量性素子の他端の電圧を前記放電維持電圧 と前記放電停止電圧との中間の電圧より低い電圧に保持 20 する第2の電圧保持手段と、

前記駆動パルスを立ち下げるときに前記第1の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち下げ用接続手段とを含むことを特徴とする請求項7記載の駆動回路。

【請求項9】 前記第1の立ち上げ用接続手段は、前記インダクタンス素子の他端と前記第1の容量性素子の他端との間に直列に接続される第1の立ち上げ用一方向導通素子および第1の立ち上げ用スイッチング素子を含み、

前記第2の立ち上げ用接続手段は、前記インダクタンス 素子の他端と前記第2の容量性素子の他端との間に直列 に接続される第2の立ち上げ用一方向導通素子および第 2の立ち上げ用スイッチング素子を含み、

前記立ち下げ用接続手段は、前記インダクタンス素子の 他端と前記第1の容量性素子の他端との間に直列に接続 される立ち下げ用一方向導通素子および立ち下げ用スイ ッチング素子を含むことを特徴とする請求項8記載の駆 動回路。

【請求項10】 一端が接地され、前記容量性負荷から 電荷を回収するための第1の容量性素子と、

一端が前記第1の容量性素子の他端に接続される第2の容量性素子とをさらに備え、

前記共振逆遷移手段は、

前記第2の容量性素子の他端の電圧を前記放電維持電圧 と前記放電停止電圧との中間の電圧より高い電圧に保持 する第1の電圧保持手段と、

前記駆動バルスを立ち上げるときに前記第2の容量性素子の他端を前記インダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、

前記第1の共振遷移手段は、前記駆動パルスを立ち下げるときに前記第2の容量性素子の他端を前記インダクタンス素子の他端に接続する第1の立ち下げ用接続手段を含み、

前記第2の共振遷移手段は、

前記第1の容量性素子の他端を前記駆動バルスの最小ピーク電圧と前記第1の共振遷移手段により遷移された駆動バルスのピーク電圧との中間の電圧より低い電圧に保持する第2の電圧保持手段と、

10 前記駆動パルスを立ち下げるときに前記第1の容量性素子の他端を前記インダクタンス素子の他端に接続する第2の立ち下げ用接続手段とを含むことを特徴とする請求項7記載の駆動回路。

【請求項11】 前記第1の立ち下げ用接続手段は、前記インダクタンス素子の他端と前記第2の容量性素子の他端との間に直列に接続される第1の立ち下げ用一方向導通素子および第1の立ち下げ用スイッチング素子を含み、

前記第2の立ち下げ用接続手段は、前記インダクタンス 0 素子の他端と前記第1の容量性素子の他端との間に直列 に接続される第2の立ち下げ用一方向導通素子および第 2の立ち下げ用スイッチング素子を含み、

前記立ち上げ用接続手段は、前記インダクタンス素子の 他端と前記第2の容量性素子の他端との間に直列に接続 される立ち上げ用一方向導通素子および立ち上げ用スイ ッチング素子を含むことを特徴とする請求項10記載の 駆動回路。

【請求項12】 前記放電セルは、容量性負荷を含み、 一端が前記容量性負荷に接続されるインダクタンス素子 30 をさらに備え、

前記第1の遷移手段は、前記容量性負荷と前記インダクタンス素子とのLC共振により前記駆動パルスの電圧が前記放電開始電圧を越えない範囲で前記駆動パルスを遷移させる第1の共振遷移手段を含み、

前記第2の遷移手段は、前記容量性負荷と前記インダクタンス素子とのLC共振により前記駆動バルスの電圧が前記放電開始電圧以上になるように前記駆動バルスを遷移させる第2の共振遷移手段を含み、

前記逆遷移手段は、

前記容量性負荷と前記インダクタンス素子とのLC共振 により前記第2の遷移手段により遷移された駆動パルス を逆方向に遷移させる第1の共振逆遷移手段と、

前記容量性負荷と前記インダクタンス素子とのLC共振 により前記駆動バルスの電圧が前記放電維持電圧から前 記放電停止電圧になるように前記保持手段により保持さ れていた駆動バルスを逆方向に遷移させる第2の共振逆 遷移手段とを含むことを特徴とする請求項6記載の駆動 回路。

【請求項13】 一端が接地され、前記容量性負荷から 電荷を回収するための第1の容量性素子と、

一端が前記第1の容量性素子の他端に接続される第2の 容量性素子とをさらに備え、

前記第1の共振遷移手段は、前記駆動パルスを立ち上げ るときに前記第1の容量性素子の他端を前記インダクタ ンス素子の他端に接続する第1の立ち上げ用接続手段を 含み、

前記第2の共振遷移手段は、

前記第2の容量性素子の他端の電圧を前記駆動バルスの 最大ピーク電圧と前記第1の共振遷移手段により遷移さ れた駆動パルスのピーク電圧との中間の電圧より高い電 10 圧に保持する第1の電圧保持手段と、

前記駆動パルスを立ち上げるときに前記第2の容量性素 子の他端を前記インダクタンス素子の他端に接続する第 2の立ち上げ用接続手段とを含み、

前記第1の共振逆遷移手段は、前記駆動バルスを立ち下 げるときに前記第2の容量性素子の他端を前記インダク タンス素子の他端に接続する第1の立ち下げ用接続手段 を含み、

前記第2の共振逆遷移手段は、

前記第1の容量性素子の他端の電圧を前記放電維持電圧 20 と前記放電停止電圧との中間の電圧より低い電圧に保持 する第2の電圧保持手段と、

前記駆動パルスを立ち下げるときに前記第1の容量性素 子の他端を前記インダクタンス素子の他端に接続する第 2の立ち下げ用接続手段とを含むことを特徴とする請求 項12記載の駆動回路。

【請求項14】 一端が接地され、前記容量性負荷から 電荷を回収するための第1の容量性素子と、

一端が前記第1の容量性素子の他端に接続される第2の 容量性素子とをさらに備え、

前記第1の共振逆遷移手段は、前記駆動パルスを立ち上 げるときに前記第1の容量性素子の他端を前記インダク タンス素子の他端に接続する第1の立ち上げ用接続手段 を含み、

前記第2の共振逆遷移手段は、

前記第2の容量性素子の他端の電圧を前記放電維持電圧 と前記放電停止電圧との中間の電圧より高い電圧に保持 する第1の電圧保持手段と、

前記駆動パルスを立ち上げるときに前記第2の容量性素 子の他端を前記インダクタンス素子の他端に接続する第 40 2の立ち上げ用接続手段とを含み、

前記第1の共振圏移手段は、前記駆動バルスを立ち下げ るときに前記第2の容量性素子の他端を前記インダクタ ンス素子の他端に接続する第1の立ち下げ用接続手段を 含み、

前記第2の共振遷移手段は、

前記第1の容量性素子の他端の電圧を前記駆動パルスの 最小ピーク電圧と前記第1の共振選移手段により遷移さ れた駆動パルスのピーク電圧との中間の電圧より低い電 圧に保持する第2の電圧保持手段と、

前記駆動パルスを立ち下げるときに前記第1の容量性素 子の他端を前記インダクタンス素子の他端に接続する第 2の立ち下げ用接続手段とを含むことを特徴とする請求 項12記載の駆動回路。

【請求項15】 前記第1の立ち上げ用接続手段は、前 記インダクタンス素子の他端と前記第1の容量性素子の 他端との間に直列に接続される第1の立ち上げ用一方向 導通素子および第1の立ち上げ用スイッチング素子を含 み、

前記第2の立ち上げ用接続手段は、前記インダクタンス 素子の他端と前記第2の容量性素子の他端との間に直列 に接続される第2の立ち上げ用一方向導通素子および第 2の立ち上げ用スイッチング素子を含み、

前記第1の立ち下げ用接続手段は、前記インダクタンス 素子の他端と前記第2の容量性素子の他端との間に直列 に接続される第1の立ち下げ用一方向導通素子および第 1の立ち下げ用スイッチング素子を含み、

前記第2の立ち下げ用接続手段は、前記インダクタンス 素子の他端と前記第1の容量性素子の他端との間に直列 に接続される第2の立ち下げ用一方向導通素子および第 2の立ち下げ用スイッチング素子を含むことを特徴とす る請求項13または14記載の駆動回路。

【請求項16】 前記第1の電圧保持手段は、所定の電 圧と前記第2の容量性素子の他端との間に接続される第 1の一方向導通素子を含み、

前記第2の電圧保持手段は、所定の電圧と前記第1の容 量性素子の他端との間に接続される第2の一方向導通素 子を含むことを特徴とする請求項3~5,8~11およ び13~15のいずれかに記載の駆動回路。

【請求項17】 前記第1の電圧保持手段は、所定の電 圧と前記第2の容量性素子の他端との間に直列に接続さ れる第1の一方向導通素子および第1のスイッチング素 子を含み、

前記第2の電圧保持手段は、前記第1の容量性素子と前 記第2の容量性素子との接続点と所定の電圧と間に直列 に接続される第2の一方向導通素子および第2のスイッ チング素子を含み、

前記第1および第2のスイッチング素子は、前記容量性 負荷と前記インダクタンス素子とのLC共振動作期間以 外の期間でオンされることを特徴とする請求項3~5. 8~11および13~15のいずれかに記載の駆動回 路。

【請求項18】 前記保持手段は、前記インダクタンス 素子と前記容量性負荷との接続点と所定の電圧との間に 直列に接続される保持用一方向導通素子および保持用ス イッチング素子を含むことを特徴とする請求項1~17 のいずれかに記載の駆動回路。

【請求項19】 前記保持手段は、前記駆動バルスの電 圧を前記放電セルの放電維持最低電圧に保持することを 50 特徴とする請求項1~18のいずれかに記載の駆動回

路。

【請求項20】 前記放電セルは、プラズマディスプレ イパネルのサステイン電極および/またはスキャン電極 を含み、

7

前記駆動パルスは、前記放電セルの放電を維持する維持 期間に印加される維持パルスを含むことを特徴とする請 求項1~19のいずれかに記載の駆動回路。

【請求項21】 放電セルを構成する複数の電極を含む 表示パネルと、

20のいずれかに記載の駆動回路とを備えることを特徴 とする表示装置。

【請求項22】 駆動パルスを印加して放電セルを放電 するための駆動方法であって、

前記駆動バルスの電圧が前記放電セルの放電停止電圧か ら放電開始電圧以上になるように前記駆動バルスを滑ら かに遷移させるステップと、

前記放電セルの放電電流が極大値をとると同時またはそ の前に前記遷移ステップにより遷移された駆動パルスを 滑らかに逆方向に遷移させるステップと、

前記逆方向への遷移ステップにより逆方向に遷移された 駆動バルスの電圧を前記放電セルが放電を繰り返し維持 できる放電維持電圧に保持するステップとを含むことを 特徴とする駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、放電セルを放電さ せるための駆動パルスを出力する駆動回路および駆動方 法ならびにこの駆動回路を用いた表示装置に関するもの である。

[0002]

【従来の技術】放電セルの放電状態を維持する駆動バル スを出力する従来の駆動回路としては、例えば、プラズ マディスプレイパネルのサステイン電極を駆動するサス テインドライバが知られている。

【0003】図19は、従来のサステインドライバの構 成を示す回路図である。図19に示すように、サスティ ンドライバ400は、電荷回収回路401およびスイッ チSW11, SW12を含む。電荷回収回路401の出 力端は、ノードN11に接続されている。スイッチSW 40 11は、電源端子V11とノードN11との間に接続さ れ、スイッチSW12は、ノードN11と接地端子との 間に接続されている。電源端子V11には、電圧Vsu sが印加される。ノードN11は、例えば480本のサ ステイン電極に接続され、図19では、複数のサステイ ン電極と接地端子との間の全容量に相当するパネル容量 Cpが示されている。

【0004】電荷回収回路401は、回収コンデンサC・ 11、回収コイルL11、スイッチSW21, SW22

サCllは、ノードNl3と接地端子との間に接続され ている。ノードN13とノードN12との間にスイッチ SW21およびダイオードD11が直列に接続され、ノ ードN12とノードN13との間にダイオードD12お よびスイッチSW22が直列に接続されている。回収コ イルL11は、ノードN12とノードN11との間に接 続されている。

【0005】図20は、図19のサステインドライバ4 00の維持期間の動作を示すタイミング図である。図2 前記表示パネルの前記複数の電極を駆動する請求項1~ 10 0には、図19のノードN11の電圧NV11、放電電 流【11および図19のスイッチSW21.SW11. SW22.SW12の動作が示される。

> 【0006】まず、期間Taにおいて、スイッチSW2 1がオンし、スイッチSW12がオフする。このとき、 スイッチSW11,SW22はオフしている。これによ り、回収コイルL11およびパネル容量CpによるLC 共振により、ノードN11の電圧が緩やかに上昇する。 このとき、ノードN 1 1の電圧が放電セルの放電開始電 圧を越えると、放電電流としてノードN11に電流Ⅰ1 20 1が流れ始める。

> 【0007】次に、期間Tbにおいて、スイッチSW2 1がオフし、スイッチSW11がオンする。これによ り、ノードN11の電圧NV11が急激に上昇し、ノー ドN11の電圧NV11がVsusに固定される。ノー ドN11の電流I11は、ノードN11の電圧NV11 が放電開始電圧を越えてから所定時間遅延して極大値を とり、その後減少していく。したがって、ノードN11 の電圧NV11がその最大ピーク値であるVsusに維 持されている間に、ノードN11の電流111が極大値 30 をとる。

【0008】次に、期間Tcでは、スイッチSW11が オフし、スイッチSW22がオンする。これにより、回 収コイルし11およびパネル容量CpによるしC共振に より、ノードN11の電圧NV11が緩やかに降下す る。その後、期間Tdにおいて、スイッチSW22がオ フし、スイッチSW12がオンする。これにより、ノー ドN11の電圧NV11が急激に降下し、接地電位に固 定される。上記の動作を維持期間において繰り返し行う ことにより、複数のサステイン電極に周期的な維持バル スPsuが印加される。

[0009]

【発明が解決しようとする課題】しかしながら、上記の 従来の駆動回路では、維持パルスPsuの電圧が最大ビ ーク値であるVsusに維持されている間に電流 111 が極大値をとるため、駆動回路および放電セルでの消費 電力が大きくなり、この消費電力を低減することが望ま れている。また、図20に示すように、維持パルスPs uが電源端子V11の電圧により急激にVsusまで立 ち上げられるため、維持パルスPsuにエッジ部が形成 およびダイオードD11, D12を含む。回収コンデン 50 される。とのエッジ部により不要な電磁波が輻射される

q

ため、他の電子機器に電磁的な悪影響を及ぼす恐れがあり、この不要な電磁波の輻射を抑制することも望まれている。

【0010】本発明の目的は、不要な電磁波の輻射を抑制できるとともに、少ない消費電力で放電を行うことができる駆動回路および駆動方法ならびにその駆動回路を用いた表示装置を提供することである。

#### [0011]

【課題を解決するための手段】(1)第1の発明 第1の発明に係る駆動回路は、放電セルを放電させるた 10 めの駆動バルスを出力する駆動回路であって、駆動バル スの電圧が放電セルの放電停止電圧から放電開始電圧以 上になるように駆動バルスを滑らかに遷移させる遷移手 段と、放電セルの放電電流が極大値をとると同時または その前に遷移手段により遷移された駆動バルスを滑らか に逆方向に遷移させる逆遷移手段と、逆遷移手段により 逆方向に遷移された駆動バルスの電圧を放電セルが放電 を繰り返し維持できる放電維持電圧に保持する保持手段 とを備えるものである。

【0012】本発明に係る駆動回路は、駆動パルスの電 20 圧が放電セルの放電開始電圧以上になるように駆動パルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとると同時またはその前に駆動パルスを滑らかに逆方向に遷移させ、逆方向に遷移された駆動パルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持している。したがって、放電電流が極大値に達する以前に駆動パルスをピーク値から遷移させて放電開始電圧より小さい電圧にすることができるので、放電電流の極大値を抑えることができ、少ない消費電力で放電を行うことができる。また、滑らかに駆動 30 パルスを遷移させているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。

# 【0013】(2)第2の発明

第2の発明に係る駆動回路は、第1の発明に係る駆動回路の構成において、放電セルは、容量性負荷を含み、一端が容量性負荷に接続されるインダクタンス素子をさらに備え、遷移手段は、容量性負荷とインダクタンス素子とのLC共振により駆動パルスの電圧が放電停止電圧から放電開始電圧以上になるように駆動パルスを遷移させる共振遷移手段を含み、逆遷移手段は、容量性負荷とインダクタンス素子とのLC共振により共振遷移手段により遷移された駆動パルスを逆方向に遷移させ、さらに、容量性負荷とインダクタンス素子とのLC共振により駆動パルスの電圧が放電維持電圧から放電停止電圧になるように保持手段により保持されていた駆動パルスを逆方向に遷移させる共振逆遷移手段を含むものである。

【0014】この場合、放電セルである容量性負荷とイ 負荷から電ンダクタンス素子とのLC共振により駆動パルスを遷移 よく使用すさせているので、少ない消費電力で、駆動パルスを放電 50 ができる。

開始電圧以上に遷移させることができるとともに、放電 停止電圧まで遷移させることができる。

#### 【0015】(3)第3の発明

第3の発明に係る駆動回路は、第2の発明に係る駆動回路の構成において、一端が接地され、容量性負荷から電荷を回収するための第1の容量性素子と、一端が第1の容量性素子の他端に接続される第2の容量性素子とをさらに備え、共振遷移手段は、第2の容量性素子の他端の電圧を駆動パルスの最大ピーク電圧と放電停止電圧との中間の電圧より高い電圧に保持する第1の電圧保持手段と、駆動パルスを立ち上げるときに第2の容量性素子の他端をインダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、共振逆遷移手段は、第1の容量性素子の他端の電圧を放電維持電圧と放電停止電圧との中間の電圧より低い電圧に保持する第2の電圧保持手段と、駆動パルスを立ち下げるときに第1の容量性素子の他端をインダクタンス素子の他端に接続する立ち下げ用接続手段とを含むものである。

【0016】この場合、簡略な回路構成により駆動バルスの立ち上がり時に放電セルを放電させる上記波形を有する駆動バルスを出力することができ、また、第1および第2の容量性素子により容量性負荷へ電荷を放出することができるとともに、第1の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。

# 【0017】(4)第4の発明

第4の発明に係る駆動回路は、第2の発明に係る駆動回路の構成において、一端が接地され、容量性負荷から電荷を回収するための第1の容量性素子と、一端が第1の容量性素子の他端に接続される第2の容量性素子とをちに備え、共振逆遷移手段は、第2の容量性素子の他端の電圧を放電維持電圧と放電停止電圧との中間の電圧より高い電圧に保持する第1の電圧保持手段と、駆動バルスを立ち上げるときに第2の容量性素子の他端をインダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、共振遷移手段は、第1の容量性素子の他端の電圧を駆動バルスの最小ピーク電圧と放電停止電圧との中間の電圧より低い電圧に保持する第2の電圧保持手段と、駆動バルスを立ち下げるときに第1の容量性素子の他端をインダクタンス素子の他端に接続する立ち下げ用接続手段とを含むものである。

【0018】この場合、簡略な回路構成により駆動パルスの立ち下がり時に放電セルを放電させる上記波形を有する駆動パルスを出力することができ、また、第1および第2の容量性素子により容量性負荷へ電荷を放出することができるとともに、第1の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。

【0019】(5)第5の発明

第5の発明に係る駆動回路は、第3または第4の発明に 係る駆動回路の構成において、立ち上げ用接続手段は、 インダクタンス素子の他端と第2の容量性素子の他端と の間に直列に接続される立ち上げ用一方向導通素子およ び立ち上げ用スイッチング素子を含み、立ち下げ用接続 手段は、インダクタンス素子の他端と第1の容量性素子 の他端との間に直列に接続される立ち下げ用一方向導通 素子および立ち下げ用スイッチング素子を含むものであ る。

【0020】この場合、一方向導通素子およびスイッチング素子を用いた簡略な回路構成により、インダクタンス素子と第1および第2の容量性素子との接続を制御し、上記波形を有する駆動パルスを出力することができる。

### 【0021】(6)第6の発明

第6の発明に係る駆動回路は、第1の発明に係る駆動回路の構成において、遷移手段は、駆動バルスの電圧が放電開始電圧を越えない範囲で駆動バルスを遷移させる第1の遷移手段と、駆動バルスの電圧が放電開始電圧以上20になるように第1の遷移手段により遷移された駆動バルスをさらに遷移させる第2の遷移手段とを含むものである。

【0022】この場合、駆動パルスを二段階で放電開始 電圧以上になるように遷移させているので、遷移時の消 費電力を少なくすることができる。

# 【0023】(7)第7の発明

第7の発明に係る駆動回路は、第6の発明に係る駆動回 路の構成において、放電セルは、容量性負荷を含み、一 端が容量性負荷に接続されるインダクタンス素子をさら に備え、第1の遷移手段は、容量性負荷とインダクタン ス素子とのLC共振により駆動バルスの電圧が放電開始 電圧を越えない範囲で駆動バルスを遷移させる第1の共 振遷移手段を含み、第2の遷移手段は、容量性負荷とイ ンダクタンス素子とのして共振により駆動パルスの電圧 が放電開始電圧以上になるように駆動パルスを遷移させ る第2の共振遷移手段を含み、逆遷移手段は、容量性負 荷とインダクタンス素子とのLC共振により第2の共振 遷移手段により遷移された駆動パルスを逆方向に遷移さ せ、さらに、容量性負荷とインダクタンス素子とのLC 共振により駆動パルスの電圧が放電維持電圧から放電停 止電圧になるように保持手段により保持されていた駆動 パルスを逆方向に遷移させる共振逆遷移手段を含むもの である。

【0024】この場合、放電セルである容量性負荷とインダクタンス素子とのLC共振により駆動パルスを二段階で遷移させているので、より少ない消費電力で、駆動パルスを放電開始電圧以上に遷移させることができるとともに、放電停止電圧まで遷移させることができる。

【0025】(8)第8の発明

12

第8の発明に係る駆動回路は、第7の発明に係る駆動回 路の構成において、一端が接地され、容量性負荷から電 荷を回収するための第1の容量性素子と、一端が第1の 容量性素子の他端に接続される第2の容量性素子とをさ らに備え、第1の共振遷移手段は、駆動パルスを立ち上 **げるときに第1の容量性素子の他端をインダクタンス素** 子の他端に接続する第1の立ち上げ用接続手段を含み、 第2の共振遷移手段は、第2の容量性素子の他端の電圧 を駆動バルスの最大ピーク電圧と第1の共振遷移手段に 10 より遷移された駆動バルスのピーク電圧との中間の電圧 より高い電圧に保持する第1の電圧保持手段と、駆動バ ルスを立ち上げるときに第2の容量性素子の他端をイン ダクタンス素子の他端に接続する第2の立ち上げ用接続 手段とを含み、共振逆遷移手段は、第1の容量性素子の 他端の電圧を放電維持電圧と放電停止電圧との中間の電 圧より低い電圧に保持する第2の電圧保持手段と、駆動 バルスを立ち下げるときに第1の容量性素子の他端をイ ンダクタンス素子の他端に接続する立ち下げ用接続手段 とを含むものである。

【0026】との場合、簡略な回路構成により二段階で立ち上げおよび立ち下げを行う上記波形を有する駆動バルスを出力することができ、また、第1および第2の容量性素子により容量性負荷へ電荷を放出することができるとともに、第1の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。【0027】(9)第9の発明

第9の発明に係る駆動回路は、第8の発明に係る駆動回路の構成において、第1の立ち上げ用接続手段は、インタクタンス素子の他端と第1の容量性素子の他端との間に直列に接続される第1の立ち上げ用一方向導通素子および第1の立ち上げ用スイッチング素子を含み、第2の立ち上げ用接続手段は、インダクタンス素子の他端と第2の立ち上げ用一方向導通素子および第2の立ち上げ用スイッチング素子を含み、立ち下げ用接続手段は、インダクタンス素子の他端と第1の容量性素子の他端との間に直列に接続される立ち下げ用一方向導通素子および立ち下げ用スイッチング素子を含むものである。

0 【0028】 この場合、一方向導通素子およびスイッチング素子を用いた簡略な回路構成により、インダクタンス素子と第1および第2の容量性素子との接続を制御し、二段階で立ち上げおよび立ち下げを行う上記波形を有する駆動パルスを出力することができる。

### 【0029】(10)第10の発明

第10の発明に係る駆動回路は、第7の発明に係る駆動 回路の構成において、一端が接地され、容量性負荷から 電荷を回収するための第1の容量性素子と、一端が第1 の容量性素子の他端に接続される第2の容量性素子とを 30 さらに備え、共振逆遷移手段は、第2の容量性素子の他

端の電圧を放電維持電圧と放電停止電圧との中間の電圧より高い電圧に保持する第1の電圧保持手段と、駆動パルスを立ち上げるときに第2の容量性素子の他端をインダクタンス素子の他端に接続する立ち上げ用接続手段とを含み、第1の共振遷移手段は、駆動パルスを立ち下げるときに第2の容量性素子の他端をインダクタンス素子の他端に接続する第1の立ち下げ用接続手段を含み、第2の共振遷移手段は、第1の容量性素子の他端を駆動パルスの最小ピーク電圧と第1の共振遷移手段により遷移された駆動パルスのピーク電圧との中間の電圧より低い10電圧に保持する第2の電圧保持手段と、駆動パルスを立ち下げるときに第1の容量性素子の他端をインダクタンス素子の他端に接続する第2の立ち下げ用接続手段とを含むものである。

【0030】との場合、簡略な回路構成により二段階で立ち下げおよび立ち上げを行う上記波形を有する駆動パルスを出力することができ、また、第1および第2の容量性素子により容量性負荷へ電荷を放出することができるとともに、第1および第2の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率 20よく使用することができて、消費電力を少なくすることができる。

### 【0031】(11)第11の発明

第11の発明に係る駆動回路は、第10の発明に係る駆動回路の構成において、第1の立ち下げ用接続手段は、インダクタンス素子の他端と第2の容量性素子の他端との間に直列に接続される第1の立ち下げ用一方向導通素子および第1の立ち下げ用スイッチング素子を含み、第2の立ち下げ用接続手段は、インダクタンス素子の他端と第1の容量性素子の他端との間に直列に接続される第2の立ち下げ用一方向導通素子および第2の立ち下げ用スイッチング素子を含み、立ち上げ用接続手段は、インダクタンス素子の他端と第2の容量性素子の他端との間に直列に接続される立ち上げ用一方向導通素子および立ち上げ用スイッチング素子を含むものである。

【0032】この場合、一方向導通素子およびスイッチング素子を用いた簡略な回路構成により、インダクタンス素子と第1および第2の容量性素子との接続を制御し、二段階で立ち下げおよび立ち上げを行う上記波形を有する駆動バルスを出力することができる。

### 【0033】(12)第12の発明

第12の発明に係る駆動回路は、第6の発明に係る駆動回路の構成において、放電セルは、容量性負荷を含み、一端が容量性負荷に接続されるインダクタンス素子をさらに備え、第1の遷移手段は、容量性負荷とインダクタンス素子とのLC共振により駆動バルスの電圧が放電開始電圧を越えない範囲で駆動バルスを遷移させる第1の共振遷移手段を含み、第2の遷移手段は、容量性負荷とインダクタンス素子とのLC共振により駆動バルスの電圧が放電開始電圧以上になるように駆動バルスを遷移さ50

せる第2の共振遷移手段を含み、逆遷移手段は、容量性 負荷とインダクタンス素子とのLC共振により第2の遷 移手段により遷移された駆動パルスを逆方向に遷移させ る第1の共振逆遷移手段と、容量性負荷とインダクタン ス素子とのLC共振により駆動パルスの電圧が放電維持 電圧から放電停止電圧になるように保持手段により保持 されていた駆動パルスを逆方向に遷移させる第2の共振 逆遷移手段とを含むものである。

【0034】 この場合、放電セルである容量性負荷とインダクタンス素子とのLC共振により駆動パルスを二段階で遷移させているので、より少ない消費電力で、駆動パルスを放電開始電圧以上に遷移させることができるとともに、放電停止電圧まで遷移させることができる。

【0035】(13)第13の発明 第13の発明に係る駆動回路は、第12の発明に係る駆 動回路の構成において、一端が接地され、容量性負荷か ら電荷を回収するための第1の容量性素子と、一端が第 1の容量性素子の他端に接続される第2の容量性素子と をさらに備え、第1の共振遷移手段は、駆動パルスを立 ち上げるときに第1の容量性素子の他端をインダクタン ス素子の他端に接続する第1の立ち上げ用接続手段を含 み、第2の共振遷移手段は、第2の容量性素子の他端の 電圧を駆動バルスの最大ピーク電圧と第1の共振遷移手 段により遷移された駆動バルスのピーク電圧との中間の 電圧より高い電圧に保持する第1の電圧保持手段と、駆 動パルスを立ち上げるときに第2の容量性素子の他端を インダクタンス素子の他端に接続する第2の立ち上げ用 接続手段とを含み、第1の共振逆遷移手段は、駆動パル スを立ち下げるときに第2の容量性素子の他端をインダ クタンス素子の他端に接続する第1の立ち下げ用接続手 段を含み、第2の共振逆遷移手段は、第1の容量性素子 の他端の電圧を放電維持電圧と放電停止電圧との中間の 電圧より低い電圧に保持する第2の電圧保持手段と、駆 動パルスを立ち下げるときに第1の容量性素子の他端を インダクタンス素子の他端に接続する第2の立ち下げ用 接続手段とを含むものである。

【0036】この場合、簡略な回路構成により二段階で立ち上げおよび立ち下げを行う上記波形を有する駆動バルスを出力することができ、また、第1および第2の容量性素子により容量性負荷へ電荷を放出することができるとともに、第1および第2の容量性素子により容量性負荷から電荷を回収することができるので、電荷を効率よく使用することができて、消費電力を少なくすることができる。

### 【0037】(14)第14の発明

第14の発明に係る駆動回路は、第12の発明に係る駆動回路の構成において、一端が接地され、容量性負荷から電荷を回収するための第1の容量性素子と、一端が第1の容量性素子の他端に接続される第2の容量性素子とをさらに備え、第1の共振逆遷移手段は、駆動バルスを

立ち上げるときに第1の容量性素子の他端をインダクタ ンス素子の他端に接続する第1の立ち上げ用接続手段を 含み、第2の共振逆遷移手段は、第2の容量性素子の他 端の電圧を放電維持電圧と放電停止電圧との中間の電圧 より高い電圧に保持する第1の電圧保持手段と、駆動バ ルスを立ち上げるときに第2の容量性素子の他端をイン ダクタンス素子の他端に接続する第2の立ち上げ用接続 手段とを含み、第1の共振遷移手段は、駆動パルスを立 ち下げるときに第2の容量性素子の他端をインダクタン ス素子の他端に接続する第1の立ち下げ用接続手段を含 10 み、第2の共振遷移手段は、第1の容量性素子の他端の 電圧を駆動パルスの最小ピーク電圧と第1の共振遷移手 段により遷移された駆動パルスのピーク電圧との中間の 電圧より低い電圧に保持する第2の電圧保持手段と、駆 動パルスを立ち下げるときに第1の容量性素子の他端を インダクタンス素子の他端に接続する第2の立ち下げ用 接続手段とを含むものである。

15

【0038】との場合、簡略な回路構成により二段階で 立ち下げおよび立ち上げを行う上記波形を有する駆動バ ルスを出力することができ、また、第1および第2の容 20 **重性素子により容量性負荷へ電荷を放出することができ** るとともに、第1および第2の容量性素子により容量性 負荷から電荷を回収することができるので、電荷を効率 よく使用することができて、消費電力を少なくすること ができる。

# 【0039】(15)第15の発明

第15の発明に係る駆動回路は、第13または第14の 発明に係る駆動回路の構成において、第1の立ち上げ用 接続手段は、インダクタンス素子の他端と第1の容量性 素子の他端との間に直列に接続される第1の立ち上げ用 30 一方向導通素子および第1の立ち上げ用スイッチング素 子を含み、第2の立ち上げ用接続手段は、インダクタン ス素子の他端と第2の容量性素子の他端との間に直列に 接続される第2の立ち上げ用一方向導通素子および第2 の立ち上げ用スイッチング素子を含み、第1の立ち下げ 用接続手段は、インダクタンス素子の他端と第2の容量 性素子の他端との間に直列に接続される第1の立ち下げ 用一方向導通素子および第1の立ち下げ用スイッチング 素子を含み、第2の立ち下げ用接続手段は、インダクタ ンス素子の他端と第1の容量性素子の他端との間に直列 40 に接続される第2の立ち下げ用一方向導通素子および第 2の立ち下げ用スイッチング素子を含むものである。 【0040】この場合、一方向導通素子およびスイッチ ング素子を用いた簡略な回路構成により、インダクタン

ス素子と第1および第2の容量性素子との接続を制御 し、二段階で立ち上げおよび立ち下げを行う上記波形を 有する駆動パルスを出力することができる。

【0041】(16)第16の発明

第16の発明に係る駆動回路は、第3~5.8~11お

において、第1の電圧保持手段は、所定の電圧と第2の 容量性素子の他端との間に接続される第1の一方向導通 素子を含み、第2の電圧保持手段は、所定の電圧と第1 の容量性素子の他端との間に接続される第2の一方向導 通素子を含むものである。

【0042】との場合、所定の電圧を受ける一方向導通 素子を用い、簡略な回路構成で第1および第2の容量性 素子の電圧を所望の電圧に保持することができる。

【0043】(17)第17の発明

第11の発明に係る駆動回路は、第3~5,8~11お よび13~15のいずれかの発明に係る駆動回路の構成 において、第1の電圧保持手段は、所定の電圧と第2の 容量性素子の他端との間に直列に接続される第1の一方 向導通素子および第1のスイッチング素子を含み、第2 の電圧保持手段は、第1の容量性素子と第2の容量性素 子との接続点と所定の電圧と間に直列に接続される第2 の一方向導通素子および第2のスイッチング素子を含 み、第1および第2のスイッチング素子は、容量性負荷 とインダクタンス素子とのLC共振動作期間以外の期間 でオンされるものである。

【0044】この場合、それぞれ所定の電圧を受ける第 1および第2の一方向導通素子を用い、簡略な回路構成 で第1および第2の容量性素子の電圧を所望の電圧に保 持することができるとともに、LC共振動作期間以外の 期間に第1および第2のスイッチング素子をオンしてい るので、LC共振動作期間すなわち電荷回収期間に第1 および第2の電圧保持手段の影響を受けることなく、電 荷回収期間の全期間で電荷回収動作を行うことができ、 効率よく電荷を回収することができる。

【0045】(18)第18の発明

第18の発明に係る駆動回路は、第1~17のいずれか の発明に係る駆動回路の構成において、保持手段は、イ ンダクタンス素子と容量性負荷との接続点と所定の電圧 との間に直列に接続される保持用一方向導通素子および 保持用スイッチング素子を含むものである。

【0046】との場合、一方向導通素子およびスイッチ ング素子を用いた簡略な回路構成により、駆動パルスの 電圧を放電維持電圧に保持することができる。

【0047】(19)第19の発明

第19の発明に係る駆動回路は、第1~18のいずれか の発明に係る駆動回路の構成において、保持手段は、駆 動パルスの電圧を放電セルの放電維持最低電圧に保持す るものである。

【0048】との場合、駆動パルスを放電維持最低電圧 に保持することができるので、より少ない消費電力で放 電を維持することができる。

【0049】(20)第20の発明

第20の発明に係る駆動回路は、第1~19のいずれか の発明に係る駆動回路の構成において、放電セルは、ブ よび13~15のいずれかの発明に係る駆動回路の構成 50 ラズマディスプレイパネルのサステイン電極および/ま

たはスキャン電極を含み、駆動パルスは、放電セルの放電を維持する維持期間に印加される維持パルスを含むものである。

**17**·

【0050】この場合、プラズマディスプレイバネルのサステイン電極および/またはスキャン電極に維持バルスを印加し、不要な電磁波の輻射を抑制するとともに、少ない消費電力で維持放電を行うことができる。

# 【0051】(21)第21の発明

第21の発明に係る表示装置は、放電セルを構成する複数の電極を含む表示パネルと、表示パネルの複数の電極 10 を駆動する第1~20のいずれかの発明に係る駆動回路とを備えるものである。

【0052】本発明に係る表示装置においては、不要な電磁波の輻射を抑制するとともに、少ない消費電力で表示パネルの放電セルを放電させることができる表示装置を実現することができる。

### 【0053】(22)第22の発明

第22の発明に係る駆動方法は、駆動バルスを印加して 放電セルを放電するための駆動方法であって、駆動バルスの電圧が放電セルの放電停止電圧から放電開始電圧以 20 上になるように駆動バルスを滑らかに遷移させるステップと、放電セルの放電電流が極大値をとると同時または その前に遷移ステップにより遷移された駆動バルスを滑らかに逆方向に遷移させるステップと、逆方向への遷移ステップにより逆方向に遷移された駆動バルスの電圧を 放電セルが放電を繰り返し維持できる放電維持電圧に保持するステップとを含むものである。

【0054】本発明に係る駆動方法は、駆動バルスの電圧が放電セルの放電開始電圧以上になるように駆動バルスを滑らかに遷移させて放電セルを放電させ、放電セルの放電電流が極大値をとると同時またはその前に駆動バルスを滑らかに逆方向に遷移させ、逆方向に遷移された駆動バルスの電圧を放電セルが放電を繰り返し維持できる放電維持電圧に保持している。したがって、放電電流が極大値に達する以前に駆動バルスをピーク値から遷移させて放電開始電圧より小さい電圧にすることができるので、放電電流の極大値を抑えることができる。また、滑らかに駆動バルスを遷移させているので、この部分にエッジ部を形成することがなく、不要な電磁波の輻射を抑制することができる。

### [0055]

【発明の実施の形態】以下、本発明による駆動回路の一例として、プラズマディスプレイ装置に用いられるサステインドライバについて説明する。なお、本発明の駆動回路は、放電セルを駆動するものであれば、他の装置にも同様に適用することができる。また、本発明の駆動回路をプラズマディスプレイバネルに用いる場合は、AC型、DC型等のいずれのプラズマディスプレイバネルの駆動回路にも適用できるが、このうちAC型プラズマデ 50

ィスプレイパネルのサステイン電極および/またはスキャン電極の駆動回路に好適に用いることができる。

【0056】(第1の実施の形態)まず、本発明の第1の実施の形態によるサステインドライバについて図面を参照しながら説明する。図1は、本発明の第1の実施の形態によるサステインドライバを用いたプラズマディスプレイ装置の構成を示すブロック図である。

【0057】図1のプラズマディスプレイ装置は、PDP(プラズマディスプレイパネル)1、データドライバ2、スキャンドライバ3、複数のスキャンドライバ1C(回路)3aおよびサステインドライバ4を含む。

【0058】PDP1は、複数のアドレス電極(データ電極)11、複数のスキャン電極(走査電極)12および複数のサステイン電極(維持電極)13を含む。複数のアドレス電極11は、画面の垂直方向に配列され、複数のスキャン電極12および複数のサステイン電極13は、画面の水平方向に配列されている。また、複数のサステイン電極13は、共通に接続されている。アドレス電極11、スキャン電極12およびサステイン電極13の各交点には、放電セルDCが形成され、各放電セルDCが画面上の画素を構成する。

【0059】データドライバ2は、PDP1の複数のアドレス電極11に接続されている。複数のスキャンドライバIC3aは、スキャンドライバ3に接続されている。各スキャンドライバIC3aには、PDP1の複数のスキャン電極12が接続されている。サステインドライバ4は、PDP1の複数のサステイン電極13に接続されている。

【0060】データドライバ2は、書き込み期間において、画像データに応じてPDP1の該当するアドレス電極11に書き込みパルスを印加する。複数のスキャンドライバIC3aは、スキャンドライバ3により駆動され、書き込み期間において、シフトパルスSHを垂直走査方向にシフトしつつPDP1の複数のスキャン電極12に書き込みパルスを順に印加する。これにより、該当する放電セルDCにおいてアドレス放電が行われる。

【0061】また、複数のスキャンドライバIC3aは、維持期間において、周期的な維持パルスをPDP1の複数のスキャン電極12に印加する。一方、サステインドライバ4は、維持期間において、PDP1の複数のサステイン電極13にスキャン電極12の維持パルスに対して180°位相のずれた維持パルスを同時に印加する。これにより、該当する放電セルDCにおいて維持放電が行われる。

【0062】図2は、図1のPDP1におけるアドレス 電極11、スキャン電極12およびサステイン電極13 の駆動電圧の一例を示すタイミング図である。

【0063】初期化期間には、複数のスキャン電極12 に初期セットアップパルスPsetが同時に印加される。その後、書き込み期間において、映像信号に応じて

オンまたはオフするデータパルスPdが各アドレス電極 11に印加され、このデータパルスPdに同期して複数 のスキャン電極12に書き込みパルスPwが順に印加さ れる。これにより、PDP1の該当する放電セルDCに おいて順次アドレス放電が起こる。

【0064】次に、維持期間において、複数のスキャン 電極12に維持パルスPscが周期的に印加され、複数 のサステイン電極13に維持パルスPsuが周期的に印 加される。維持パルスPsuの位相は、維持パルスPs ドレス放電に続いて維持放電が起こる。

【0065】次に、本発明の第1の実施の形態である図 1に示すサステインドライバ4についてさらに詳細に説 明する。図3は、本発明の第1の実施の形態の図1に示 すサステインドライバ4の構成を示す回路図である。

【0066】図3のサステインドライバ4は、電荷回収 回路41、ダイオードD5およびスイッチング素子であ るFET(電界効果型トランジスタ、以下トランジスタ と称す)Q1,Q2を含む。電荷回収回路41の出力端 は、ノードN1に接続されている。トランジスタQ1 は、一端がダイオードD5を介して電源端子V1に接続 され、他端がノードN1に接続され、ゲートには制御信 号S1が入力される。トランジスタQ2は、一端がノー ドN1に接続され、他端が接地端子に接続され、ゲート には制御信号S2が入力される。電源端子V1には、放 電維持最低電圧Vminが印加される。放電維持最低電 圧としては、たとえば約140~150Vの電圧を用い ることができる。なお、電源端子V1の電圧は、後続の 繰り返し放電を維持できる電圧であればよく、消費電力 の観点からは放電維持最低電圧であることが好ましい。 【0067】ノードN1は、例えば480本のサステイ ン電極13に接続されているが、図3では、複数のサス テイン電極13と接地端子との間の全容量に相当するパ ネル容量Cpが示されている。なお、この点に関して は、以下の他の実施の形態によるサステインドライバに ついても同様である。

【0068】電荷回収回路41は、回収コンデンサC 1, C2、回収コイルし、スイッチング素子であるFE T(電界効果型トランジスタ、以下トランジスタと称 ンプ部CL1、CL2を含む。電圧クランプ部CL1 は、ダイオードD3を含み、電圧クランプ部CL2は、 ダイオードD4を含む。

【0069】回収コンデンサC1は、ノードN4と接地 端子との間に接続されている。ダイオードD4は、電源 端子V3とノードN4との間に接続されている。電源端 子V3には、維持パルスPsuの放電維持最低電圧の2 分の1より低い電圧Vaが印加される。回収コンデンサ C2は、ノードN3とノードN4との間に接続され、回 収コンデンサビーに直列に接続されている。ダイオード 50 位)から滑らかに上昇する。

D3は、電源端子V2とノードN3との間に接続されて いる。電源端子V2には、維持パルスPsuの最大ピー ク電圧Vsusの2分の1より高い電圧Vbが印加され

【0070】トランジスタQ3およびダイオードD1 は、ノードN3とノードN2との間に直列に接続されて いる。ダイオードD2およびトランジスタQ4は、ノー ドN2とノードN4との間に直列に接続されている。ト ランジスタQ3のゲートには、制御信号S3が入力さ cの位相に対して180°ずれている。これにより、ア 10 れ、トランジスタQ4のゲートには、制御信号S4が入 力される。回収コイルLは、ノードN2とノードN1と の間に接続されている。

> 【0071】本実施の形態では、トランジスタQ3、ダ イオードD1および電圧クランプ部CL1が遷移手段お よび共振遷移手段に相当し、トランジスタQ4、ダイオ ードD2および電圧クランプ部CL2が逆遷移手段およ び共振逆遷移手段に相当し、ダイオードD5およびトラ ンジスタQ1が保持手段に相当し、回収コイルLがイン ダクタンス素子に相当する。また、回収コンデンサC1 20 が第1の容量性素子に相当し、回収コンデンサC2が第 2の容量性素子に相当し、トランジスタQ3およびダイ オードD1が立ち上げ用接続手段に相当し、トランジス タQ4およびダイオードD2が立ち下げ用接続手段に相 当し、電圧クランプ部CL1が第1の電圧保持手段に相 当し、電圧クランプ部CL2が第2の電圧保持手段に相 当する。また、ダイオードD1が立ち上げ用一方向導通 素子に相当し、トランジスタQ3が立ち上げ用スイッチ ング素子に相当し、ダイオードD2が立ち下げ用一方向 導通素子に相当し、トランジスタQ4が立ち下げ用スイ 30 ッチング素子に相当する。また、ダイオードD3が第1 の一方向導通素子に相当し、ダイオードD4が第2の一. 方向導通素子に相当する。また、ダイオードD5が保持 用一方向導通素子に相当し、トランジスタQ1が保持用 スイッチング素子に相当する。

【0072】図4は、図3に示すサステインドライバ4 の維持期間の動作を示すタイミング図である。図4に は、図3のノードN1の電圧NV1、放電セルDCの放 電電流I1および図3のトランジスタQ1~Q4に入力 される制御信号S1~S4が示される。

す) Q3, Q4、ダイオードD1, D2および電圧クラ 40 【0073】まず、期間TAにおいて、制御信号S2が ローレベルになりトランジスタQ2がオフし、制御信号 S3がハイレベルになりトランジスタQ3がオンする。 このとき、制御信号S1はローレベルにありトランジス タQ1はオフし、制御信号S4はローレベルにありトラ ンジスタQ4はオフしている。したがって、回収コンデ **ンサC2がトランジスタQ3およびダイオードD1を介** して回収コイルしに接続され、回収コイルしおよびパネ ル容量CpによるLC共振により、ノードN1の電圧N V1が放電停止電圧Vg(本実施の形態では、接地電)

【0074】ととで、電源端子V2の電圧Vbは、回収 コイルL、ダイオードD1およびトランジスタQ3等の 抵抗成分による電圧低下を考慮し、最大ピーク電圧V s usの2分の1より高い値に設定され、例えば、Vsu sが約200Vの場合、Vbは約110~120Vに設 定されている。したがって、電圧クランプ部CL1によ りノードN3の電圧がVsus/2より高くなり、サス テインドライバ4内の抵抗成分によるエネルギー損失が 補償され、LC共振によりノードN1の電圧NV1が放 電開始電圧Vstを越えて最大ピーク電圧Vsusまで 10 上昇する。このとき、回収コンデンサC1, C2の電荷 がトランジスタQ3、ダイオードD1および回収コイル Lを介してパネル容量Cpへ放出される。ノードN1の 電圧NV1が放電開始電圧Vstを越えると、放電セル DCの維持放電が開始され、ノードN1を流れる放電電 流成分のみを表す電流11が上昇し始める。

【0075】次に、期間TBにおいて、制御信号S3が ローレベルになりトランジスタQ3がオフし、制御信号 S4がハイレベルになりトランジスタQ4がオンする。 したがって、回収コンデンサC1がダイオードD2およ 20 びトランジスタQ4を介して回収コイルしに接続され、 回収コイルしおよびパネル容量CpによるLC共振によ り、ノードN1の電圧NV1が最大ピーク電圧Vsus から滑らかに降下する。

【0076】ととで、電源端子V3の電圧Vaは、後述 するように、放電維持最低電圧Vminの2分の1より 低い値に設定されている。したがって、電圧クランプ部 CL2によりノードN4の電圧がVmin/2より低く なり、LC共振によりノードN1の電圧NV1が降下す る。

【0077】このとき、ノードN1の電流 I 1は、電圧 NV1が最大ピーク電圧Vsusに達してからやや遅れ て極大値をとるとともに、そのタイミングには電圧NV 1がすでにピーク値より低くなっているため、従来の駆 動回路による放電電流よりもその極大値が抑えられる。 また、このとき、パネル容量Cpに蓄えられた電荷の一 部は、回収コイルし、ダイオードD2およびトランジス タQ4を介して回収コンデンサC1に蓄えられ、電荷の 回収が行われる。

ハイレベルになりトランジスタQ1がオンし、制御信号 S4がローレベルになりトランジスタQ4がオフする。 したがって、ノードN1がダイオードD5およびトラン ジスタQ1を介して電源端子V1に接続され、ノードN 1の電圧NV1が放電維持最低電圧Vminに固定され る。

【0079】次に、期間TDにおいて、制御信号S1が ローレベルになりトランジスタQ1がオフし、制御信号 S4がハイレベルになりトランジスタQ4がオンする。 したがって、回収コンデンサC1がダイオードD2およ 50 できる。

びトランジスタQ4を介して回収コイルLに接続され、 回収コイルしおよびパネル容量CpによるLC共振によ り、ノードNIの電圧NVIが滑らかに降下する。

22

【0080】ととで、電源端子V3の電圧Vaは、回収 コイルL、ダイオードD2およびトランジスタQ4等の 抵抗成分を考慮し、放電維持最低電圧Vminの2分の 1より低い値に設定され、例えば、Vminが約140 Vの場合、Vaは約50~60Vに設定されている。し たがって、電圧クランプ部CL2によりノードN4の電 圧がVmin/2より低くなり、サステインドライバ4 内の抵抗成分によるエネルギー損失が補償され、LC共 振によりノードNIの電圧NVIが放電停止電圧Vgで ある接地電位まで立ち下がる。また、このとき、パネル 容量Cpに蓄えられた残りの電荷は、回収コイルし、ダ イオードD2およびトランジスタQ4を介して回収コン デンサC1に蓄えられ、電荷の回収が行われる。

ハイレベルになりトランジスタQ2がオンし、制御信号 S4がローレベルになりトランジスタQ4がオフする。 したがって、ノードN1が接地端子に接続され、ノード N1の電圧NV1がそのまま接地電位に固定される。 【0082】上記の動作を維持期間において繰り返し行 うことにより、周期的な維持パルスPsuを複数のサス テイン電極13に印加することができる。したがって、 維持バルスPsuの電圧NV1が放電開始電圧Vst以 上になるように維持パルスPsuを滑らかに立ち上げて 維持放電を発生させ、放電電流Ⅰ1が極大値をとる以前 に維持パルスP s u を滑らかに立ち下げて放電維持最低 電圧Vminに保持し、後続の繰り返し放電を維持させ

【0081】次に、期間TEにおいて、制御信号S2が

【0083】との結果、維持期間において、放電電流で ある電流 I 1 の極大値を抑えることができるとともに、 維持パルスPsuにおいて電流Ilの極大値の周辺の電 圧NV1を必要最低限まで低下させることができるの で、少ない消費電力で放電セルDCの維持放電を行うと とができる。また、LC共振により滑らかに駆動パルス Psuを立ち上げおよび立ち下げているので、この部分 にエッジ部を形成することがなく、不要な電磁波の輻射 を抑制することができる。

30 ることができる。

【0078】次に、期間TCにおいて、制御信号S1が 40 【0084】また、本実施の形態では、簡略な回路構成 により、LC共振により上記波形を有する維持パルスP suを出力することができるとともに、電荷を回収する こともできるので、さらに消費電力を少なくすることが できる。

【0085】また、本実施の形態では、維持パルスPs uが滑らかではあるが十分に急峻に立ち上がるため、放 電の際に発生される紫外線光が弱まることがなく、放電 セルDCに設けられた蛍光体を十分強く発光させること ができ、投入電力に対して効率のよい発光を行うことが

める。

【0086】(第2の実施の形態)次に、本発明の第2 の実施の形態によるサスティンドライバについて図面を 参照しながら説明する。図5は、本発明の第2実施の形 態によるサステインドライバの構成を示す回路図であ る。なお、図5に示すサステインドライバも図3に示す サステインドライバと同様に図1に示すプラズマディス プレイ装置に適用することができる。

23

【0087】図5に示すサステインドライバ4aと図3 に示すサステインドライバ4とで異なる点は、電荷回収 回路41が電荷回収回路41aに変更されることによ り、電源端子V2,V3とダイオードD3,D4との間 にスイッチング素子であるFET(電界効果型トランジ スタ、以下トランジスタと称する)Q5,Q6がそれぞ れ付加された点であり、その他の点は図3に示すサステ インドライバと同様であるので、同一部分には同一符号 を付し詳細な説明を省略し、以下異なる部分についての み詳細に説明する。

【0088】図5に示すように、電圧クランプ部CL3 は、ノードN3に接続され、電圧クランプ部CL4は、 ランジスタQ5およびダイオードD3を含み、電圧クラ ンプ部CL4は、トランジスタQ6およびダイオードD 4を含む。トランジスタQ5は、電源端子V2とダイオ ードD3との間に接続され、トランジスタQ6は、電源 端子V3とダイオードD4との間に接続される。トラン ジスタQ5のゲートには、制御信号S5が入力され、ト ランジスタQ6のゲートには、制御信号S6が入力され る。

【0089】本実施の形態では、トランジスタQ5が第 1のスイッチング素子に相当し、トランジスタQ6が第 2のスイッチング素子に相当し、その他の点は、第1の 実施の形態と同様である。

【0090】図6は、図5に示すサステインドライバ4 aの維持期間の動作を示すタイミング図である。図6に は、図5のノードN1の電圧NV1、放電セルDCの放 電電流 [1 および図5のトランジスタQ1~Q6に入力] される制御信号S1~S6が示される。

【0091】まず、期間TAにおいて、制御信号S2が ローレベルになりトランジスタQ2がオフし、制御信号 S3がハイレベルになりトランジスタQ3がオンし、制 御信号S5がローレベルになりトランジスタQ5がオフ し、制御信号S6がローレベルになりトランジスタQ6 がオフする。このとき、制御信号S1はローレベルにあ りトランジスタQ1はオフし、制御信号S4はローレベ ルにありトランジスタQ4がオフしている。したがっ て、回収コンデンサC2がトランジスタQ3およびダイ オードD1を介して回収コイルLに接続され、回収コイ ・ルしおよびパネル容量CpによるLC共振により、ノー ドN1の電圧NV1が放電停止電圧Vgである接地電位 から滑らかに上昇する。

24 【0092】ととで、ノードN3の電圧は、後述するよ うに、ノードN3が期間TAの前(期間TE)において 電圧クランプ部CL3に接続されていたため、期間TA の初期時には最大ピーク電圧Vsusの2分の1よりも 高い電圧Vbに設定されている。したがって、第1の実 施の形態と同様に、サステインドライバ4 a 内の抵抗成 分によるエネルギー損失が補償され、LC共振によりノ ードN1の電圧NV1が放電開始電圧Vstを越えて最 大ピーク電圧Vsusまで上昇する。このとき、電圧ク 10 ランプ部CL3, CL4が回収コンデンサC1, C2に 接続されていないため、電圧クランプ部CL3、CL4 の影響を受けることなく、期間TAの全期間で回収コン デンサC1、C2の電荷がトランジスタQ3、ダイオー ドD1および回収コイルLを介してパネル容量Cpへ放 出される。ノードN1の電圧NV1が放電開始電圧を越 えると、放電セルDCの維持放電が開始され、ノードN 1を流れる放電電流成分のみを表す電流 1 1 が上昇し始

【0093】次に、期間TBにおいて、制御信号S3が ノードN4に接続される。電圧クランプ部CL3は、ト 20 ローレベルになりトランジスタQ3がオフし、制御信号 S4がハイレベルになりトランジスタQ4がオンする。 したがって、回収コンデンサClがダイオードD2およ びトランジスタQ4を介して回収コイルしに接続され、 回収コイルしおよびパネル容量CpによるしC共振によ り、ノードNIの電圧NVIが最大ピーク電圧Vsus から滑らかに降下する。

> 【0094】ここで、ノードN4の電圧は、後述するよ うに、ノードN 4が期間TEにおいて電圧クランプ部C L4に接続され、その後期間TAにおいて電荷の放出が 行われたため、期間TBの初期時には放電維持最低電圧 Vminの2分の1よりも低い電圧Vaよりやや低い電 圧に設定されている。したがって、第1の実施の形態と 同様に、LC共振によりノードN1の電圧NV1が降下 する。

> 【0095】また、とのとき、電圧クランプ部CL3、 CL4が回収コンデンサC1, C2に接続されていない ため、電圧クランプ部CL3、CL4の影響を受けると となく、期間TBの全期間で、パネル容量Cpに蓄積さ れた電荷の一部は、回収コイルL、ダイオードD2およ びトランジスタQ4を介して回収コンデンサC1に蓄え られ、電荷の回収が行われる。

> 【0096】次に、期間TCにおいて、制御信号S1が ハイレベルになりトランジスタQ1がオンし、制御信号 S4がローレベルになりトランジスタQ4がオフする。 したがって、ノードN1がダイオードD5およびトラン ジスタQ1を介して電源端子V1に接続され、ノードN 1の電圧NV1が放電維持最低電圧Vminに固定され る。

【0097】次に、期間TDにおいて、制御信号S1が 50 ローレベルになりトランジスタQ1がオフし、制御信号 S4がハイレベルになりトランジスタQ4がオンする。 したがって、回収コンデンサC1がトランジスタQ4お よびダイオードD2を介して回収コイルLに接続され、 回収コイルLおよびパネル容量CpによるLC共振によ り、ノードN1の電圧NV1が滑らかに降下する。

【0098】 ことで、ノードN4の電圧は、期間TBにおいて電荷の回収が行われたため、期間TCの初期時には、やや上昇しているが、放電維持最低電圧Vminの2分の1よりも低い電圧に設定されている。したがって、第1の実施の形態と同様に、サステインドライバ4 10 a内の抵抗成分によるエネルギー損失が補償され、LC共振によりノードN1の電圧NV1が放電停止電圧Vgである接地電位まで立ち下がる。

【0099】また、このとき、電圧クランプ部CL3、CL4が回収コンデンサC1、C2に接続されていないため、電圧クランプ部CL3、CL4の影響を受けることなく、パネル容量Cpに蓄積された残りの電荷は、回収コイルL、ダイオードD2およびトランジスタQ4を介して回収コンデンサC1に蓄えられ、電荷の回収が行われる。

【0100】次に、期間TEにおいて、制御信号S2がハイレベルになりトランジスタQ2がオンし、制御信号S4がローレベルになりトランジスタQ4がオフし、制御信号S5がハイレベルになりトランジスタQ5がオンし、制御信号S6がハイレベルになりトランジスタQ6がオンする。したがって、ノードN1が接地端子に接続され、ノードN1の電圧NV1はそのまま接地電位に固定される。また、ノードN3の電圧は、電圧クランプ部CL3によりVbに保持され、ノードN4の電圧は、電圧クランプ部CL4によりVaに保持され、この状態が30維持される。

【0101】上記の動作を維持期間において繰り返し行うことにより、本実施の形態でも、第1の実施の形態と同様の効果が得られる。また、本実施の形態では、LC共振動作期間すなわち電荷回収期間は、電圧クランプ部CL3, CL4を回収コンデンサC1, C2に接続していないので、電圧クランプ部CL3, CL4の影響を受けない。したがって、期間TAの全期間で電荷を放出し、期間TB, TDで全期間で電荷を回収することができ、効率よく電荷を回収することができる。なお、本実 40 施の形態のようなトランジスタQ5, Q6の付加は、以下の他の実施の形態にも同様に適用することができ、同様の効果を得ることができる。

【0102】(第3の実施の形態)次に、本発明の第3の実施の形態によるサステインドライバについて図面を参照しながら説明する。図7は、本発明の第3の実施の形態によるサステインドライバの構成を示す回路図である。なお、図7に示すサステインドライバも図3に示すサステインドライバと同様に図1に示すプラズマディスプレイ装置に適用することができる。

【0103】図7に示すサステインドライバ4bと図3に示すサステインドライバ4とで異なる点は、電荷回収回路41が電荷回収回路41bに変更されることにより、ノードN2とノードN4との間にダイオードD6およびスイッチング素子であるFET(電界効果型トランジスタ、以下トランジスタと称する)Q7が付加され、電源端子V2に電圧Vbを供給される電圧クランプ部CL1が電源端子V4に電圧Vcを供給される電圧クランプ部CL5に変更された点であり、その他の点は図3に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。

26

【0104】図7に示すように、ダイオードD6およびトランジスタQ7は、ノードN2とノードN4との間に 直列に接続される。トランジスタQ7のゲートには、制 御信号S7が入力される。ダイオードD3は、電源端子 V4とノードN3との間に接続されている。電源端子V4には、維持パルスPsuの最大ピーク電圧Vsusと 一段目の立ち上がり時のピーク電圧との中間の電圧より 高い電圧Vcが印加される。

【0105】本実施の形態では、トランジスタQ3、Q 7、ダイオードD1, D6および電圧クランプ部CL 5, CL2が遷移手段に相当し、トランジスタQ7、ダ イオードD6および電圧クランプ部CL2が第1の遷移 手段および第1の共振遷移手段に相当し、トランジスタ Q3、ダイオードD1および電圧クランプ部CL5が第一 2の遷移手段および第2の共振遷移手段に相当する。ま た、トランジスタQ7およびダイオードD6が第1の立 ち上げ用接続手段に相当し、トランジスタQ3およびダ イオードD1が第2の立ち上げ用接続手段に相当する。 また、ダイオードD6が第1の立ち上げ用一方向導通素 子に相当し、トランジスタQ7が第1の立ち上げ用スイ ッチング素子に相当し、ダイオードD1が第2の立ち上 げ用一方向導通素子に相当し、トランジスタQ3が第2 の立ち上げ用スイッチング素子に相当し、その他の点 は、第1の実施の形態と同様である。

【0106】図8は、図7に示すサステインドライバ4 bの維持期間の動作を示すタイミング図である。図8に は、図7のノードN1の電圧NV1、放電セルDCの放 電電流I1および図7のトランジスタQ1~Q4、Q7 に入力される制御信号S1~S4、S7が示される。 【0107】まず、期間TAにおいて、制御信号S2が ローレベルになりトランジスタQ2がオフし、制御信号 S7がハイレベルになりトランジスタQ7がオンする。 このとき、制御信号S1はローレベルにありトランジスタQ1はオフし、制御信号S3はローレベルにありトランジスタQ1はオフし、制御信号S4はローレベルにありトランジスタQ3はオフしている。したがって、回収コンデンサC1がトランジスタQ7およびダイオードD 6を介して回収コイルLに接続され、回収コイルLおよ

る。

27

びパネル容量CpによるLC共振により、ノードN1の電圧NV1が放電停止電圧Vgである接地電位から滑らかに上昇する。

【0108】ここで、電源端子V3の電圧Vaは、第1 でもの実施の形態と同様に、放電維持最低電圧Vminの2 1かの1より低い値、すなわち放電開始電圧Vstの2分 電電 の1より低い値よりに設定されている。したがって、電 き、圧クランプ部CL2によりノードN4の電圧がVst/ 2より低くなり、LC共振によりノードN1の電圧NV でに 1が放電開始電圧Vstを越えない範囲で上昇する。ま 10 る。た、このとき、回収コンデンサC1の電荷がトランジス タQ7、ダイオードD6および回収コイルしを介してパ ハイネル容量Cpへ放出される。 S4

【0109】次に、期間TBにおいて、制御信号S3がハイレベルになりトランジスタQ3がオンし、制御信号S7がローレベルになりトランジスタQ7がオフする。したがって、回収コンデンサC2がトランジスタQ3およびダイオードD1を介して回収コイルした接続され、回収コイルしおよびパネル容量CpによるしC共振により、ノードN1の電圧NV1が滑らかにさらに上昇する。

【0110】ここで、電源端子V4の電圧Vcは、サス テインドライバ4 b内の抵抗成分を考慮し、最大ピーク 電圧Vsusと期間Aでのピーク電圧Vpとの中間の電 圧より高い値に設定され、たとえば、Vsusが約20 0 Vで、Vpが約130 Vの場合、Vcは約170~1 80Vに設定されている。したがって、電圧クランプ部 CL5によりノードN3の電圧が最大ピーク電圧Vsu sと期間Aでのピーク電圧Vpとの中間の電圧より高く なり、LC共振によりノードN1の電圧NV1が放電開 始電圧Vstを越えて最大ピーク電圧Vsusまで上昇 する。このとき、回収コンデンサC1,C2の電荷がト ランジスタQ3、ダイオードD1および回収コイルLを 介してパネル容量Cpへ放出される。ノードN1の電圧 NV 1 が放電開始電圧Vstを越えると、放電セルDC の維持放電が開始され、ノードN1を流れる放電電流成 分のみを表す電流11が上昇し始める。

【0111】次に、期間TCにおいて、制御信号S3がローレベルになりトランジスタQ3がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンする。したがって、回収コンデンサC1がダイオードD2およびトランジスタQ4を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧NV1が最大ピーク電圧Vsusから滑らかに降下する。

【0112】CCで、電源端子V3の電圧Vaは、上記のように、放電維持最低電圧Vminの2分の1より低い値に設定されている。したがって、電圧クランプ部CL2によりノードN4の電圧がVmin/2より低くなり、LC共振によりノードN1の電圧NV1が立ち下が

【0113】このとき、ノードN1の電流 I 1は、電圧 NV 1が最大ピーク電圧 V s u s に達してからやや遅れて極大値をとるとともに、そのタイミングには電圧 N V 1がすでにピーク値より低くなっているため、従来の放電電流よりもその極大値が抑えられる。また、このとき、パネル容量 C p に蓄えられた電荷の一部は、回収コイルし、ダイオード D 2 およびトランジスタ Q 4 を介して回収コンデンサ C 1 に蓄えられ、電荷の回収が行われ

【0114】次に、期間TDにおいて、制御信号S1がハイレベルになりトランジスタQ1がオンし、制御信号S4がローレベルになりトランジスタQ4がオフする。したがって、ノードN1がダイオードD5およびトランジスタQ1を介して電源端子V1に接続され、ノードN1の電圧NV1が放電維持最低電圧Vminに固定される。

【0115】次に、期間TEにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンする。したがって、回収コンデンサC1がダイオードD2およびトランジスタQ4を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧NV1が滑らかに降下する。

【0116】CCで、電源端子V3の電圧Vaは、上記のように、放電維持最低電圧Vminの2分の1より低い値に設定されている。したがって、電圧クランプ部CL2によりノードN4の電圧がVmin/2より低くなり、LC共振によりノードN1の電圧NV1が放電停止電圧Vgである接地電位まで立ち下がる。また、このとき、パネル容量Cpに蓄えられた残りの電荷は、回収コイルL、ダイオードD2およびトランジスタQ4を介して回収コンデンサC1に蓄えられ、電荷の回収が行われる。

【0117】次に、期間TFにおいて、制御信号S2がハイレベルになりトランジスタQ2がオンし、制御信号S4がローレベルになりトランジスタQ4がオフする。したがって、ノードN1が接地端子に接続され、ノードN1の電圧NV1が接地電位に固定される。

【0118】上記の動作を維持期間において繰り返し行うことにより、本実施の形態では、第1の実施の形態と同様の効果が得られるとともに、維持パルスPsuを二段階で放電開始電圧以上に立ち上げているので、立ち上げ時の消費電力をさらに少なくすることができる。

【0119】(第4の実施の形態)次に、本発明の第4の実施の形態によるサステインドライバについて図面を参照しながら説明する。図9は、本発明の第4の実施の形態によるサステインドライバの構成を示す回路図である。なお、図9に示すサステインドライバも図3に示す サスティンドライバと同様に図1に示すプラズマディス

プレイ装置に適用することができる。

【0120】図9に示すサステインドライバ4cと図7 に示すサステインドライバ4bとで異なる点は、電荷回 収回路41bが電荷回収回路41cに変更されることに より、ノードN2とノードN3との間にダイオードD7 およびスイッチング素子であるFET(電界効果型トラ ンジスタ、以下トランジスタと称する)Q8が付加され た点であり、その他の点は図7に示すサステインドライ バと同様であるので、同一部分には同一符号を付し詳細 な説明を省略し、以下異なる部分についてのみ詳細に説 10 明する。

29

【0121】図9に示すように、ダイオードD7および トランジスタQ8は、ノードN2とノードN3との間に 直列に接続される。トランジスタQ8のゲートには、制 御信号S8が入力される。

【0122】本実施の形態では、トランジスタQ8, Q 4、ダイオードD7、D2および電圧クランプ部CL 5, CL2が逆遷移手段に相当し、トランジスタQ8、 ダイオードD7および電圧クランプ部CL5が第1の共 振逆遷移手段に相当し、トランジスタQ4、ダイオード 20 D2および電圧クランプ部CL2が第2の共振逆遷移手 段に相当する。また、トランジスタQ8およびダイオー ドD7が第1の立ち下げ用接続手段に相当し、トランジ スタQ4およびダイオードD2が第2の立ち下げ用接続 手段に相当する。また、ダイオードD7が第1の立ち下 げ用一方向導通素子に相当し、トランジスタQ8が第1 の立ち下げ用スイッチング素子に相当し、ダイオードD 2が第2の立ち下げ用一方向導通素子に相当し、トラン ジスタQ4が第2の立ち下げ用スイッチング素子に相当 し、その他の点は、第3の実施の形態と同様である。 【0123】図10は、図9に示すサステインドライバ 4 c の維持期間の動作を示すタイミング図である。図1 Oには、図9のノードN1の電圧NV1、放電セルDC の放電電流 [1 および図9のトランジスタQ1~Q4. Q7. Q8に入力される制御信号S1~S4, S7, S 8が示される。

【0124】まず、期間TAにおいて、制御信号S2が ローレベルになりトランジスタQ2がオフし、制御信号 S7がハイレベルになりトランジスタQ7がオンする。 とのとき、制御信号S1はローレベルにありトランジス 40 「タQ1はオフし、制御信号S3はローレベルにありトラ ンジスタQ3はオフし、制御信号S4はローレベルにあ りトランジスタQ4はオフし、制御信号S8はローレベ ルにありトランジスタ**Q8はオフしている。したがっ** て、回収コンデンサC1がトランジスタQ7およびダイ オードD6を介して回収コイルLに接続され、回収コイ ルしおよびパネル容量CpによるLC共振により、ノー ドN1の電圧NV1が放電停止電圧Vgである接地電位 から滑らかに上昇する。

の実施の形態と同様に、放電維持最低電圧Vminの2 分の1より低い値、すなわち放電開始電圧Vstの2分 の1より低い値よりに設定されている。したがって、電 圧クランプ部CL2によりノードN4の電圧がVst/ 2より低くなり、LC共振によりノードN1の電圧NV 1が放電開始電圧Vstを越えない範囲で上昇する。ま た、このとき、回収コンデンサC1の電荷がトランジス タQ7、ダイオードD6および回収コイルしを介してパ ネル容量Cpへ放出される。

【0126】次に、期間TBにおいて、制御信号S3が ハイレベルになりトランジスタQ3がオンし、制御信号 S7がローレベルになりトランジスタQ7がオフする。 したがって、回収コンデンサC2がトランジスタQ3お よびダイオードD1を介して回収コイルLに接続され、 回収コイルしおよびパネル容量CpによるしC共振によ り、ノードN1の電圧NV1が滑らかにさらに上昇す る。

【0127】ととで、電源端子V4の電圧Vcは、第3 の実施の形態と同様に、最大ピーク電圧Vsusと期間 Aでのピーク電圧Vpとの中間の電圧より高い値に設定 されている。したがって、電圧クランプ部CL5により ノードN3の電圧が最大ピーク電圧Vsusと期間Aで のピーク電圧Vpとの中間の電圧より高くなり、LC共 振によりノードN1の電圧NV1が放電開始電圧Vst を越えて最大ピーク電圧Vsusまで上昇する。このと き、回収コンデンサC1、C2の電荷がトランジスタQ 3、ダイオードD1および回収コイルしを介してパネル 容量Cpへ放出される。ノードN1の電圧NV1が放電 開始電圧Vstを越えると、放電セルDCの維持放電が 開始され、ノードN1を流れる放電電流成分のみを表す 電流11が上昇し始める。

【0128】次に、期間TCにおいて、制御信号S3が ローレベルになりトランジスタQ3がオフし、制御信号 S8がハイレベルになりトランジスタQ8がオンする。 したがって、回収コンデンサC2がダイオードD7およ びトランジスタQ8を介して回収コイルLに接続され、 回収コイルしおよびパネル容量CpによるLC共振によ り、ノードNIの電圧NVIが最大ピーク電圧Vsus から滑らかに降下する。

【0129】ととで、電源端子V4の電圧Vcは、上記 のように、最大ピーク電圧Vsusと期間Aでのピーク 電圧Vpとの中間の電圧より高い値に設定されている。 したがって、電圧クランプ部CL5によりノードN4の 電圧が最大ピーク電圧Vsusと期間Aでのピーク電圧 Vpとの中間の電圧より高くなり、LC共振によりノー ドN1の電圧NV1が立ち下がるが、サステインドライ バ4c内の抵抗成分により放電維持最低電圧Vminま では立ち下がらない。

【0130】このとき、ノードN1の電流 11は、電圧 【0125】ととで、電源端子V3の電圧Vaは、第1 50 NV1が最大ピーク電圧Vsusに達してからやや遅れ て極大値をとるとともに、そのタイミングには電圧NV 1がすでにピーク値より低くなっているため、従来の放 電電流よりもその極大値が抑えられる。また、このと き、パネル容量Cpに蓄えられた電荷の一部は、回収コ イルL、ダイオードD7およびトランジスタQ8を介し て回収コンデンサC2に蓄えられ、電荷の回収が行われ る。

【0131】次に、期間TDにおいて、制御信号S1がハイレベルになりトランジスタQ1がオンし、制御信号S8がローレベルになりトランジスタQ8がオフする。したがって、ノードN1がダイオードD5およびトランジスタQ1を介して電源端子V1に接続され、ノードN1の電圧NV1が急激に降下して放電維持最低電圧Vminに固定される。

【0132】次に、期間TEにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンする。したがって、回収コンデンサC1がダイオードD2およびトランジスタQ4を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧NV1が滑らかに降下する。

【0133】CCで、電源端子V3の電圧Vaは、上記のように、放電維持最低電圧Vminの2分の1より低い値に設定されている。したがって、電圧クランプ部CL2によりノードN3の電圧がVmin/2より低くなり、LC共振によりノードN1の電圧NV1が放電停止電圧Vgである接地電位まで立ち下がる。また、このとき、パネル容量Cpに蓄えられた残りの電荷は、回収コイルL、ダイオードD2およびトランジスタQ4を介して回収コンデンサC1に蓄えられ、電荷の回収が行われる。

【0134】次に、期間TFにおいて、制御信号S2がハイレベルになりトランジスタQ2がオンし、制御信号S4がローレベルになりトランジスタQ4がオフする。したがって、ノードN1が接地端子に接続され、ノードN1の電圧NV1が接地電位に固定される。

【0135】上記の動作を維持期間において繰り返し行うことにより、本実施の形態でも、第3の実施の形態と同様の効果が得られる。

【0136】(第5の実施の形態)上記の第1乃至第4の実施の形態のサステインドライバでは、維持パルスPsuの立ち上がり時に維持放電を行わせていたが、維持パルスPsuの立ち下がり時に維持放電を行わせることも可能であり、以下に説明する本発明の第5乃至第8の実施の形態によるサステインドライバは、維持パルスPsuの立ち下がり時に維持放電を行わせるサステインドライバであり、維持パルスPsuの立ち下がり時に維持放電を行うプラズマディスプレイ装置に適用される。図11は、本発明の第5の実施の形態によるサステインドライバの構成を示す回路図である。

【0137】図11に示すサステインドライバ4 dと図3に示すサステインドライバ4とで異なる点は、放電維持最低電圧Vminが印加される電源端子V1が放電停止電圧Vgが印加される電源端子V5に変更され、トランジスタQ2と接地端子との間にダイオードD8が付加されるとともに、電荷回収回路41が電荷回収回路41 dに変更されることにより、電源端子V2に電圧Vbを供給される電圧クランプ部CL1が電源端子V6に電圧Veを供給される電圧クランプ部CL1が電源端子V6に電圧 Veを供給される電圧クランプ部CL2が電源端子V7に電圧Vdを供給される電圧クランプ部CL7に変更された点であり、その他の点は図3に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。

【0138】図11に示すように、電源端子V5は、ダイオードD5に接続され、放電停止電圧Vgが印加される。ダイオードD8は、ノードN1の電圧が接地電位より低くなったときにトランジスタQ2のドレインとソースとの間にもともと寄生しているダイオードが導通しないように、トランジスタQ2と接地端子との間に接続される。電圧クランプ部CL6はノードN3に接続され、電源端子V6はダイオードD3に接続される。電源端子V6には、放電維持最低電圧Vmin(本実施の形態では、接地電位)と放電停止電圧Vgとの中間の電圧より高い電圧Veが印加される。電圧クランプ部CL7はノードN4に接続され、電源端子V7には、維持パルスPsuの最小ピーク電圧Vsusと放電停止電圧Vgとの中間の電

【0139】本実施の形態では、トランジスタQ4、ダイオードD2および電圧クランプ部CL7が遷移手段および共振遷移手段に相当し、トランジスタQ3、ダイオードD1および電圧クランプ部CL6が逆遷移手段および共振逆遷移手段に相当し、ダイオードD8およびトランジスタQ2が保持手段に相当する。また、電圧クランプ部CL6が第1の電圧保持手段に相当する。また、ダイオードD8が保持用一方向導通素子に相当し、トランジスタQ2が保持用スイッチング素子に相当し、その他の点は、第1の実施の形態と同様である。

【0140】図12は、図11に示すサステインドライバの維持期間の動作を示すタイミング図である。図12には、図11のノードN1の電圧NV1、放電セルDCの放電電流 I1および図11のトランジスタQ1~Q4に入力される制御信号S1~S4が示される。

【0141】まず、期間TAにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンする。 50 とき、制御信号S2はローレベルにありトランジス

タQ2はオフし、制御信号S3はローレベルにありトラ ンジスタQ3はオフしている。したがって、回収コンデ ンサC1がトランジスタQ4およびダイオードD2を介 して回収コイルしに接続され、回収コイルしおよびパネ ル容量CpによるLC共振により、ノードN1の電圧N V1が放電停止電圧Vgから滑らかに降下する。

【0142】ととで、電源端子V7の電圧Vdは、回収 コイルL、ダイオードD2およびトランジスタQ4等の 抵抗成分による電圧低下を考慮し、最小ピーク電圧Vs usと放電停止電圧Vgとの中間の電圧より低い電圧に 10 設定されている。したがって、電圧クランプ部CL7に よりノードN4の電圧がVsusとVgとの中間の電圧 より低くなり、サステインドライバ4 d内の抵抗成分に よるエネルギー損失が補償され、LC共振によりノード N1の電圧NV1が放電開始電圧Vstを越えて最小ビ ーク電圧Vsusまで降下する。とのとき、パネル容量 Cpの電荷は、トランジスタQ4、ダイオードD2およ び回収コイルLを介して回収コンデンサC1に蓄えら れ、電荷の回収が行われる。ノードN1の電圧NV1が 放電開始電圧Vstを越えると、放電セルDCの維持放 20 電が開始され、ノードN1を流れる放電電流成分のみを 表す電流 [1が上昇し始める。

【0143】次に、期間TBにおいて、制御信号S3が ハイレベルになりトランジスタQ3がオンし、制御信号 S4がローレベルになりトランジスタQ4がオフする。 したがって、回収コンデンサC1, C2がダイオードD 1およびトランジスタQ3を介して回収コイルしに接続 され、回収コイルしおよびパネル容量CpによるLC共 振により、ノードN1の電圧NV1が最小ピーク電圧V susから滑らかに上昇する。

【0144】ここで、電源端子V6の電圧Veは、放電 維持最低電圧Vminと放電停止電圧Vgとの中間の電 圧より高い電圧に設定されている。したがって、電圧ク ランプ部CL6によりノードN3の電圧がVg/2より 高くなり、LC共振によりノードN1の電圧NV1が上 昇する。

【0145】とのとき、ノードN1の電流Ⅰ1は、電圧 NV 1 が最小ピーク電圧V s u s に達してからやや遅れ て極大値をとるとともに、そのタイミングには電圧NV 1がすでにピーク値より高くなっているため、従来の駆 40 動回路による放電電流よりもその極大値が抑えられる。 また、このとき、回収コンデンサC1, C2の電荷が回 収コイルL、ダイオードD1およびトランジスタQ3を 介してパネル容量Cpへ放出される。

【0146】次に、期間TCにおいて、制御信号S2が ハイレベルになりトランジスタQ2がオンし、制御信号 S3がローレベルになりトランジスタQ3がオフする。 したがって、ノードN1がダイオードD8およびトラン ジスタQ2を介して接地端子に接続され、ノードN1の 電圧NV1が放電維持最低電圧Vminである接地電位 50 とともできるので、さらに消費電力を少なくすることが

に固定される。

【0147】次に、期間TDにおいて、制御信号S2が ローレベルになりトランジスタQ2がオフし、制御信号 S3がハイレベルになりトランジスタQ3がオンする。 したがって、回収コンデンサC1、C2がダイオードD 1およびトランジスタQ3を介して回収コイルしに接続 され、回収コイルしおよびパネル容量CpによるLC共 振により、ノードN1の電圧NV1が滑らかに上昇す る。

34

【0148】ことで、電源端子V6の電圧Veは、回収 コイルL、ダイオードD1およびトランジスタQ3等の 抵抗成分を考慮し、放電維持最低電圧Vminと放電停 止電圧Vgとの中間の電圧より高い電圧に設定されてい る。したがって、電圧クランプ部CL6によりノードN 3の電圧がVg/2より高くなり、サステインドライバ 4 d 内の抵抗成分によるエネルギー損失が補償され、 L C共振によりノードN1の電圧NV1が放電停止電圧V gまで立ち上がる。また、このとき、回収コンデンサC 1, C2の電荷が回収コイルし、ダイオードD1および トランジスタQ3を介してパネル容量Cpへ放出され る。

【0149】次に、期間TEにおいて、制御信号S1が ハイレベルになりトランジスタQ1がオンし、制御信号 S3がローレベルになりトランジスタQ3がオフする。 したがって、ノードN1がダイオードD5およびトラン ジスタQ1を介して電源端子V5に接続され、ノードN 1の電圧NV1がそのまま放電停止電圧Vgに固定され

【0150】上記の動作を維持期間において繰り返し行 30 うことにより、周期的な維持パルスPsuを複数のサス テイン電極13に印加することができる。したがって、 維持パルスPsuの電圧NV1が放電開始電圧Vst以 下になるように維持パルスPsuを滑らかに立ち下げて 維持放電を発生させ、放電電流Ⅰ1が極大値をとる以前 に維持バルスP s u を滑らかに立ち上げて放電維持最低 電圧Vminに保持し、後続の繰り返し放電を維持させ るととができる。

【0151】との結果、維持期間において、放電電流で ある電流 [ ] の極大値を抑えることができるとともに、 維持パルスPsuにおいて電流Ilの極大値の周辺の電 ENV1を必要最低限の電圧に設定することができるの で、少ない消費電力で放電セルDCの維持放電を行うと とができる。また、LC共振により滑らかに駆動パルス Psuを立ち下げおよび立ち上げているので、この部分 にエッジ部を形成することがなく、不要な電磁波の輻射 を抑制することができる。

【0152】また、本実施の形態では、簡略な回路構成 により、LC共振により上記波形を有する維持パルスP suを出力することができるとともに、電荷を回収する

できる。

【0153】また、本実施の形態では、維持パルスPsuが滑らかではあるが十分に急峻に立ち下がるため、放電の際に発生される紫外線光が弱まることがなく、放電セルDCに設けられた蛍光体を十分強く発光させることができ、投入電力に対して効率のよい発光を行うことができる。

【0154】(第6の実施の形態)次に、本発明の第6の実施の形態によるサステインドライバについて図面を参照しながら説明する。図13は、本発明の第6実施の10形態によるサステインドライバの構成を示す回路図である。

【0155】図13に示すサステインドライバ4eと図11に示すサステインドライバ4dとで異なる点は、電荷回収回路41dが電荷回収回路41eに変更されることにより、電源端子V6, V7とダイオードD3, D4との間にスイッチング素子であるトランジスタQ5, Q6がそれぞれ付加された点であり、その他の点は図11に示すサステインドライバと同様であるので、同一部分には同一符号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。

【0156】図13に示すように、電圧クランプ部CL8は、ノードN3に接続され、電圧クランプ部CL9は、ノードN4に接続される。電圧クランプ部CL8は、トランジスタQ5およびダイオードD3を含み、電圧クランプ部CL9は、トランジスタQ6およびダイオードD4を含む。トランジスタQ5は、電源端子V6とダイオードD3との間に接続され、トランジスタQ6は、電源端子V7とダイオードD4との間に接続される。トランジスタQ5のゲートには、制御信号S5が入力され、トランジスタQ6のゲートには、制御信号S6が入力される。

【0157】本実施の形態では、トランジスタQ5が第 1のスイッチング素子に相当し、トランジスタQ6が第 2のスイッチング素子に相当し、その他の点は、第5の 実施の形態と同様である。

【0158】図14は、図13に示すサステインドライバ4eの維持期間の動作を示すタイミング図である。図14には、図13のノードN1の電圧NV1、放電セルDCの放電電流 I1および図13のトランジスタQ1~40Q6に入力される制御信号S1~S6が示される。

【0159】まず、期間TAにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S4がハイレベルになりトランジスタQ4がオンし、制御信号S5がローレベルになりトランジスタQ5がオフし、制御信号S6がローレベルになりトランジスタQ6がオフする。このとき、制御信号S2はローレベルにありトランジスタQ2はオフし、制御信号S3はローレベルにありトランジスタQ3がオフしている。したがって、回収コンデンサC1がトランジスタQ4およびダイ

オードD2を介して回収コイルLに接続され、回収コイルLおよびパネル容量CpによるLC共振により、ノードN1の電圧NV1が放電停止電圧Vgから滑らかに降下する。

【0160】ととで、ノードN4の電圧は、後述するよ うに、ノードN4が期間TAの前(期間TE)において 電圧クランプ部CL9に接続されていたため、期間TA の初期時には維持バルスPsuの最小ピーク電圧Vsu sと放電停止電圧Vgとの中間の電圧より低い電圧Vd に設定されている。したがって、第5の実施の形態と同 様に、サステインドライバ4 e 内の抵抗成分によるエネ ルギー損失が補償され、LC共振によりノードN1の電 圧NV1が放電開始電圧Vstを越えて最小ピーク電圧 Vsusまで降下する。このとき、電圧クランプ部CL 8, CL9が回収コンデンサC1, C2に接続されてい ないため、電圧クランプ部CL8、CL9の影響を受け ることなく、パネル容量Cpの電荷が期間TAの全期間 でトランジスタQ4、ダイオードD2および回収コイル Lを介して回収コンデンサC1に蓄えられ、電荷の回収 20 が行われる。ノードN1の電圧NV1が放電開始電圧を 越えると、放電セルDCの維持放電が開始され、ノード N1を流れる放電電流成分のみを表す電流 I1 が上昇し 始める。

【0161】次に、期間TBにおいて、制御信号S3がハイレベルになりトランジスタQ3がオンし、制御信号S4がローレベルになりトランジスタQ4がオフする。したがって、回収コンデンサC1、C2がダイオードD1およびトランジスタQ3を介して回収コイルしに接続され、回収コイルしおよびパネル容量CpによるLC共30 振により、ノードN1の電圧NV1が最小ピーク電圧Vsusから滑らかに上昇する。

【0162】CCで、ノードN3の電圧は、後述するように、ノードN3が期間TEにおいて電圧クランプ部CL8に接続され、その後期間TAにおいて電荷の回収が行われたため、期間TBの初期時には放電維持最低電圧Vminと放電停止電圧Vgとの中間の電圧より高い電圧Veよりやや高い電圧に設定されている。したがって、第5の実施の形態と同様に、LC共振によりノードN1の電圧NV1が降下する。

【0163】また、このとき、電圧クランプ部CL8、 CL9が回収コンデンサC1、C2に接続されていない ため、電圧クランプ部CL8、CL9の影響を受けると となく、期間TBの全期間で、回収コンデンサC1、C 2の電荷が回収コイルL、ダイオードD1およびトラン ジスタQ3を介してパネル容量Cpへ放出される。

【0164】次に、期間TCにおいて、制御信号S2がハイレベルになりトランジスタQ2がオンし、制御信号S3がローレベルになりトランジスタQ3がオフする。したがって、ノードN1がダイオードD8およびトラン50 ジスタQ2を介して接地端子に接続され、ノードN1の

電圧NV1が放電維持最低電圧Vminである接地電位 に固定される。

【0165】次に、期間TDにおいて、制御信号S2がローレベルになりトランジスタQ2がオフし、制御信号S3がハイレベルになりトランジスタQ3がオンする。したがって、回収コンデンサC1、C2がトランジスタQ3およびダイオードD1を介して回収コイルしに接続され、回収コイルしおよびパネル容量CpによるしC共振により、ノードN1の電圧NV1が滑らかに上昇する。

【0166】CCで、ノードN3の電圧は、期間TBにおいて電荷の放出が行われたため、期間TCの初期時には、やや降下しているが、放電維持最低電圧Vminと放電停止電圧Vgとの中間の電圧より高い電圧に設定されている。したがって、第5の実施の形態と同様に、サステインドライバ4e内の抵抗成分によるエネルギー損失が補償され、LC共振によりノードN1の電圧NV1が放電停止電圧Vgまで立ち上がる。

【0167】また、このとき、電圧クランプ部CL8, CL9が回収コンデンサC1, C2に接続されていない 20 ため、電圧クランプ部CL8, CL9の影響を受けることなく、回収コンデンサC1, C2の電荷が回収コイル L、ダイオードD1およびトランジスタQ3を介してパネル容量Cpへ放出される。

【0168】次に、期間TEにおいて、制御信号S1がハイレベルになりトランジスタQ1がオンし、制御信号S3がローレベルになりトランジスタQ3がオフし、制御信号S5がハイレベルになりトランジスタQ5がオンし、制御信号S6がハイレベルになりトランジスタQ6がオンする。したがって、ノードN1がダイオードD5およびトランジスタQ1を介して電源端子V5に接続され、ノードN1の電圧NV1はそのまま放電停止電圧Vgに固定される。また、ノードN3の電圧は、電圧クランプ部CL8によりVeに保持され、ノードN4の電圧は、電圧クランプ部CL9によりVdに保持され、この状態が維持される。

【0169】上記の動作を維持期間において繰り返し行うことにより、本実施の形態でも、第5の実施の形態と同様の効果が得られる。また、本実施の形態では、LC共振動作期間すなわち電荷回収期間は、電圧クランプ部 40 CL8, CL9を回収コンデンサC1, C2に接続していないので、電圧クランプ部CL8, CL9の影響を受けない。したがって、期間TAの全期間で電荷を回収し、期間TB, TDで全期間で電荷を放出することができ、効率よく電荷を回収することができる。

【0170】(第7の実施の形態)次に、本発明の第7の実施の形態によるサステインドライバについて図面を参照しながら説明する。図15は、本発明の第7の実施の形態によるサステインドライバの構成を示す回路図である。

【0171】図15に示すサステインドライバ4fと図 11に示すサステインドライバ4dとで異なる点は、電 荷回収回路41dが電荷回収回路41fに変更されることにより、ノードN2とノードN3との間にダイオード D7およびトランジスタQ8が付加され、電源端子V7に電圧Vdを供給される電圧クランプ部CL7が電源端子V8に電圧Vfを供給される電圧クランプ部CL10に変更された点であり、その他の点は図11に示すサステインドライバと同様であるので、同一部分には同一符 10 号を付し詳細な説明を省略し、以下異なる部分についてのみ詳細に説明する。

38

【0172】図15に示すように、ダイオードD7およびトランジスタQ8は、ノードN2とノードN3との間に直列に接続される。トランジスタQ8のゲートには、制御信号S8が入力される。ダイオードD4は、電源端子V8とノードN4との間に接続されている。電源端子V8には、維持パルスPsuの最小ピーク電圧Vsusと一段目の立ち下がり時のピーク電圧との中間の電圧より低い電圧Vfが印加される。

【0173】本実施の形態では、トランジスタQ4, Q 8、ダイオードD2、D7および電圧クランプ部CL 6、CL10が遷移手段に相当し、トランジスタQ8、 ダイオードD7および電圧クランプ部CL6が第1の遷 移手段および第1の共振遷移手段に相当し、トランジス タQ4、ダイオードD2および電圧クランプ部CL10 が第2の遷移手段および第2の共振遷移手段に相当す る。また、トランジスタQ8およびダイオードD7が第 1の立ち下げ用接続手段に相当し、トランジスタQ4お よびダイオードD2が第2の立ち下げ用接続手段に相当 する。また、ダイオードD7が第1の立ち下げ用一方向 導通素子に相当し、トランジスタQ8が第1の立ち下げ 用スイッチング素子に相当し、ダイオードD2が第2の 立ち下げ用一方向導通素子に相当し、トランジスタQ4 が第2の立ち下げ用スイッチング素子に相当し、その他 の点は、第5の実施の形態と同様である。

【0174】図16は、図15に示すサステインドライバ4fの維持期間の動作を示すタイミング図である。図16には、図15のノードN1の電圧NV1、放電セルDCの放電電流I1および図15のトランジスタQ1~Q4,Q8に入力される制御信号S1~S4,S8が示される。

【0175】まず、期間TAにおいて、制御信号S1がローレベルになりトランジスタQ1がオフし、制御信号S8がハイレベルになりトランジスタQ8がオンする。このとき、制御信号S2はローレベルにありトランジスタQ2はオフし、制御信号S3はローレベルにありトランジスタQ3はオフし、制御信号S4はローレベルにありトランジスタQ4はオフしている。したがって、回収コンデンサC2がトランジスタQ8およびダイオードD7を介して回収コイルLに接続され、回収コイルLおよ

びパネル容量CpによるLC共振により、ノードN1の 電圧NV1が放電停止電圧Vgから滑らかに降下する。 【0176】ととで、電源端子V6の電圧Veは、第5 の実施の形態と同様に、放電維持最低電圧Vminと放 電停止電圧Vgとの中間の電圧より高い値、すなわち放 電開始電圧Vstと放電停止電圧Vgとの中間の電圧よ り高い値に設定されている。したがって、電圧クランプ 部CL6によりノードN3の電圧がVstとVgとの中 間の電圧より高くなり、LC共振によりノードN1の電 圧NV1が放電開始電圧Vstを越えない範囲で降下す 10 る。また、このとき、パネル容量Cpの電荷がトランジ スタQ8、ダイオードD7および回収コイルLを介して 回収コンデンサC1, C2に蓄えられ、電荷の回収が行 われる。

【0177】次に、期間TBにおいて、制御信号S4が ハイレベルになりトランジスタQ4がオンし、制御信号 S8がローレベルになりトランジスタQ8がオフする。 したがって、回収コンデンサC1がトランジスタQ4お よびダイオードD2を介して回収コイルLに接続され、 り、ノードN1の電圧NV1が滑らかにさらに降下す る。

【0178】ととで、電源端子V8の電圧Vfは、サス テインドライバ4f内の抵抗成分を考慮し、最小ピーク 電圧Vsusと期間Aでのピーク電圧Vpとの中間の電 圧より低い値に設定されている。したがって、電圧クラ ンプ部CL8によりノードN4の電圧が最小ピーク電圧 V s u s と期間Aでのピーク電圧V p との中間の電圧よ り低くなり、LC共振によりノードN1の電圧NV1が 放電開始電圧Vstを越えて最小ピーク電圧Vsusま で降下する。このとき、パネル容量Cpの電荷がトラン ジスタQ4、ダイオードD2および回収コイルLを介し て回収コンデンサC1に蓄えられ、電荷の回収が行われ る。ノードN1の電圧NV1が放電開始電圧Vstを越 えると、放電セルDCの維持放電が開始され、ノードN 1を流れる放電電流成分のみを表す電流 1 1 が上昇し始 める。

【0179】次に、期間TCにおいて、制御信号S3が ハイレベルになりトランジスタQ3がオンし、制御信号 S4がローレベルになりトランジスタQ4がオフする。 したがって、回収コンデンサC2がダイオードD1およ びトランジスタQ3を介して回収コイルLに接続され、 回収コイルしおよびバネル容量CpによるLC共振によ り、ノードNIの電圧NVIが最小ピーク電圧Vsus から滑らかに上昇する。

【0180】ととで、電源端子V6の電圧Veは、上記 のように、放電維持最低電圧Vminと放電停止電圧V gとの中間の電圧より高い値に設定されている。 したが って、電圧クランプ部CL6によりノードN3の電圧が Vg/2より高くなり、LC共振によりノードN1の電 50 圧NV1が立ち上がる。

【0181】このとき、ノードN1の電流11は、電圧 NV1が最小ピーク電圧Vsusに達してからやや遅れ て極大値をとるとともに、そのタイミングには電圧NV 1がすでにピーク値より高くなっているため、従来の放 電電流よりもその極大値が抑えられる。また、このと き、回収コンデンサC1, C2の電荷は、回収コイル L、ダイオードD1およびトランジスタQ3を介してパ ネル容量Cpへ放出される。

【0182】次に、期間TDにおいて、制御信号S2が ハイレベルになりトランジスタQ2がオンし、制御信号 S3がローレベルになりトランジスタQ3がオフする。 したがって、ノードN1がダイオードD8およびトラン ジスタQ2を介して接地端子に接続され、ノードN1の 電圧NV1が放電維持最低電圧Vminである接地電位 に固定される。

【0183】次に、期間TEにおいて、制御信号S2が ローレベルになりトランジスタQ2がオフし、制御信号 S3がハイレベルになりトランジスタQ3がオンする。 回収コイルLおよびパネル容量CpによるLC共振によ 20 したがって、回収コンデンサC2がダイオードD1およ びトランジスタQ3を介して回収コイルLに接続され、 回収コイルしおよびパネル容量CpによるLC共振によ り、ノードN1の電圧NV1が滑らかに上昇する。

> 【0184】ととで、電源端子V6の電圧Veは、上記 のように、放電維持最低電圧Vminと放電停止電圧V gとの中間の電圧より高い値に設定されている。したが って、電圧クランプ部CL6によりノードN3の電圧が Vg/2より高くなり、LC共振によりノードN1の電 圧NV1が放電停止電圧Vgまで立ち上がる。また、と 30 のとき、回収コンデンサC1,C2の電荷は、回収コイ ルL、ダイオードD 1 およびトランジスタQ3を介して パネル容量Cpへ放出される。

【0185】次に、期間TFにおいて、制御信号S1が ハイレベルになりトランジスタQ1がオンし、制御信号 S3がローレベルになりトランジスタQ3がオフする。 したがって、ノードN1がダイオードD5およびトラン ジスタQ1を介して電源端子V8に接続され、ノードN 1の電圧NV1が放電停止電圧Vgに固定される。

【0186】上記の動作を維持期間において繰り返し行 うととにより、本実施の形態では、第5の実施の形態と 同様の効果が得られるとともに、維持パルスPsuを二 段階で放電開始電圧以上に立ち下げているので、立ち下 げ時の消費電力をさらに少なくすることができる。

【0187】(第8の実施の形態)次に、本発明の第8 の実施の形態によるサステインドライバについて図面を 参照しながら説明する。図17は、本発明の第8の実施 の形態によるサステインドライバの構成を示す回路図で ある。

【0188】図17に示すサステインドライバ4gと図 15に示すサステインドライバ4fとで異なる点は、電 荷回収回路41 fが電荷回収回路41 gに変更されると とにより、ノードN2とノードN4との間にダイオード D6およびトランジスタQ7が付加された点であり、そ の他の点は図15に示すサステインドライバと同様であ るので、同一部分には同一符号を付し詳細な説明を省略 し、以下異なる部分についてのみ詳細に説明する。

【0189】図17に示すように、ダイオードD6およ びトランジスタQ7は、ノードN2とノードN4との間 に直列に接続される。トランジスタQ7のゲートには、 制御信号S7が入力される。

【0190】本実施の形態では、トランジスタQ7、Q 3、ダイオードD6、D1および電圧クランプ部CL1 0, CL6が逆遷移手段に相当し、トランジスタQ7、 ダイオードD6および電圧クランプ部CL10が第1の 共振逆遷移手段に相当し、トランジスタQ3、ダイオー ドD1および電圧クランプ部CL6が第2の共振逆遷移 手段に相当する。また、ダイオードD7が第1の立ち下 げ用一方向導通素子に相当し、トランジスタQ8が第1 の立ち下げ用スイッチング素子に相当し、ダイオードD 2が第2の立ち下げ用一方向導通素子に相当し、トラン 20 ジスタQ4が第2の立ち下げ用スイッチング素子に相当 し、その他の点は、第7の実施の形態と同様である。

【0191】図18は、図17に示すサステインドライ バ4gの維持期間の動作を示すタイミング図である。図 18には、図17のノードN1の電圧NV1、放電セル DCの放電電流 I 1 および図17のトランジスタQ1~ Q4, Q7, Q8に入力される制御信号S1~S4, S 7, S8が示される。

【0192】まず、期間TAにおいて、制御信号S1が ローレベルになりトランジスタQ1がオフし、制御信号 30 びトランジスタQ7を介して回収コイルLに接続され、 S8がハイレベルになりトランジスタQ8がオンする。 このとき、制御信号S2はローレベルにありトランジス タQ2はオフし、制御信号S3はローレベルにありトラ ンジスタQ3はオフし、制御信号S4はローレベルにあ りトランジスタQ4はオフし、制御信号S7はローレベ ルにありトランジスタQ7はオフしている。したがっ て、回収コンデンサC2がトランジスタQ8およびダイ オードD7を介して回収コイルLに接続され、回収コイ ルしおよびパネル容量CpによるLC共振により、ノー ドN1の電圧NV1が放電停止電圧Vgから滑らかに降 40 下する。

【0193】とこで、電源端子V6の電圧Veは、第5 の実施の形態と同様に、放電維持最低電圧Vminと放 電停止電圧Vgとの中間の電圧より高い値、すなわち放 電開始電圧Vstと放電停止電圧Vgとの中間の電圧よ り高い値に設定されている。したがって、電圧クランブ 部CL6によりノードN3の電圧がVstとVgとの中 間の電圧より高くなり、LC共振によりノードN1の電 圧NV1が放電開始電圧Vstを越えない範囲で上昇す る。また、とのとき、パネル容量Cpの電荷がトランジ 50

スタQ8、ダイオードD7および回収コイルLを介して 回収コンデンサC1, C2に蓄えられ、電荷の回収が行 われる。

42

【0194】次に、期間TBにおいて、制御信号S4が ハイレベルになりトランジスタQ4がオンし、制御信号 S8がローレベルになりトランジスタQ8がオフする。 したがって、回収コンデンサC1がトランジスタQ4お よびダイオードD2を介して回収コイルLに接続され、 回収コイルしおよびパネル容量CpによるLC共振によ 10 り、ノードNIの電圧NVIが滑らかにさらに降下す る。

【0195】ととで、電源端子V8の電圧Vfは、第7 の実施の形態と同様に、最小ピーク電圧Vsusと期間 Aでのピーク電圧Vpとの中間の電圧より低い値に設定 されている。したがって、電圧クランプ部CL10によ りノードN4の電圧が最小ピーク電圧Vsusと期間A でのピーク電圧Vpとの中間の電圧より低くなり、LC 共振によりノードN1の電圧NV1が放電開始電圧Vs tを越えて最小ピーク電圧Vsusまで降下する。この とき、パネル容量Cpの電荷がトランジスタQ4、ダイ オードD2および回収コイルLを介して回収コンデンサ C1に蓄えられ、電荷の回収が行われる。ノードN1の 電圧NV1が放電開始電圧Vs tを越えると、放電セル DCの維持放電が開始され、ノードN1を流れる放電電 流成分のみを表す電流I1が上昇し始める。

【0196】次に、期間TCにおいて、制御信号S4が、 ローレベルになりトランジスタQ4がオフし、制御信号 S7がハイレベルになりトランジスタQ7がオンする。 したがって、回収コンデンサC1がダイオードD6およ 回収コイルしおよびパネル容量CpによるLC共振によ り、ノードN1の電圧NV1が最小ピーク電圧Vsus から滑らかに上昇する。

【0197】ととで、電源端子V8の電圧Vfは、上記 のように、最小ピーク電圧Vsusと期間Aでのピーク 電圧Vpとの中間の電圧より低い値に設定されている。 したがって、電圧クランプ部CL10によりノードN4 の電圧が最小ピーク電圧Vsusと期間Aでのピーク電 圧Vpとの中間の電圧より低くなり、LC共振によりノ ードN1の電圧NV1が立ち上がるが、サステインドラ イバ4g内の抵抗成分により放電維持最低電圧Vmin までは立ち上がらない。

【0198】このとき、ノードN1の電流 11は、電圧 NV1が最小ピーク電圧Vsusに達してからやや遅れ て極大値をとるとともに、そのタイミングには電圧NV 1がすでにピーク値より高くなっているため、従来の放 電電流よりもその極大値が抑えられる。また、このと き、回収コンデンサClの電荷は、回収コイルL、ダイ オードD6およびトランジスタQ7を介してパネル容量 Cpへ放出される。

【0199】次に、期間TDにおいて、制御信号S2が ハイレベルになりトランジスタQ2がオンし、制御信号 S7がローレベルになりトランジスタQ7がオフする。

したがって、ノードN1がダイオードD8およびトラン ジスタQ2を介して接地端子に接続され、ノードN1の 電圧NV1が急激に上昇して放電維持最低電圧Vmin である接地電位に固定される。

【0200】次に、期間TEにおいて、制御信号S2が ローレベルになりトランジスタQ2がオフし、制御信号 S3がハイレベルになりトランジスタQ3がオンする。 したがって、回収コンデンサC2がダイオードD1およ びトランジスタQ3を介して回収コイルしに接続され、 回収コイルしおよびパネル容量CpによるLC共振によ り、ノードN1の電圧NV1が滑らかに上昇する。

【0201】ととで、電源端子V6の電圧Veは、上記 のように、放電維持最低電圧Vminと放電停止電圧V g との中間の電圧より高い値に設定されている。 したが って、電圧クランプ部CL6によりノードN3の電圧が Vg/2より高くなり、LC共振によりノードN1の電 圧NV1が放電停止電圧Vgまで立ち上がる。また、と 20 のとき、回収コンデンサC1, C2の電荷は、回収コイ ルL、ダイオードD1およびトランジスタQ3を介して パネル容量Cpへ放出される。

【0202】次に、期間TFにおいて、制御信号S1が ハイレベルになりトランジスタQ1がオンし、制御信号 S3がローレベルになりトランジスタQ3がオフする。 したがって、ノードN 1 がダイオードD 5 およびトラン ジスタQ1を介して電源端子V5に接続され、ノードN 1の電圧NV1が放電停止電圧Vgに固定される。

【0203】上記の動作を維持期間において繰り返し行 30 【図15】本発明の第7の実施の形態によるサステイン うことにより、本実施の形態でも、第7の実施の形態と 同様の効果が得られる。

【0204】なお、上記の各実施の形態では、駆動回路 の一例としてサステインドライバについて説明したが、 スキャンドライバ等についても上記と同様にして本発明 を適用することができ、その場合も同様の効果を得ると とができる。また、上記の各実施の形態では、2個の電 圧クランプ部を用いているが、各立ち上げおよび立ち下 げ動作毎に個別の電圧クランプ部を設け、各動作に適し た電圧にクランプするようにしてもよい。

### [0205]

【発明の効果】本発明によれば、放電開始電圧以上にな るように駆動バルスを滑らかに遷移させて放電セルを放 電させ、放電セルの放電電流が極大値をとると同時また はその前に駆動パルスを滑らかに逆方向に遷移させて放 電維持電圧に保持しているので、不要な電磁波の輻射を 抑制することができるとともに、少ない消費電力で放電 を行うことができる。

# 【図面の簡単な説明】

【図1】本発明の第1の実施の形態のサステインドライ 50 13 サステイン電極

バを用いたプラズマディスプレイ装置の構成を示すブロ ック図

【図2】図1のPDPにおけるアドレス電極、スキャン 電極およびサステイン電極の駆動電圧の一例を示すタイ ミング図

【図3】本発明の第1の実施の形態によるサステインド ライバの構成を示す回路図

【図4】図3に示すサステインドライバの維持期間の動 作を示すタイミング図

10 【図5】本発明の第2の実施の形態によるサステインド ライバの構成を示す回路図

【図6】図5に示すサステインドライバの維持期間の動 作を示すタイミング図

【図7】本発明の第3の実施の形態によるサステインド ライバの構成を示す回路図

【図8】図7に示すサステインドライバの維持期間の動 作を示すタイミング図

【図9】本発明の第4の実施の形態によるサステインド ライバの構成を示す回路図

【図10】図9に示すサステインドライバの維持期間の 動作を示すタイミング図

【図11】本発明の第5の実施の形態によるサステイン ドライバの構成を示す回路図

【図12】図11に示すサステインドライバの維持期間 の動作を示すタイミング図

【図13】本発明の第6の実施の形態によるサステイン ドライバの構成を示す回路図

【図14】図13に示すサステインドライバの維持期間 の動作を示すタイミング図

ドライバの構成を示す回路図

【図16】図15に示すサステインドライバの維持期間 の動作を示すタイミング図

【図17】本発明の第8の実施の形態によるサスティン ドライバの構成を示す回路図

【図18】図9に示すサステインドライバの維持期間の 動作を示すタイミング図

【図19】従来のサステインドライバの構成を示す回路 図

40 【図20】図19に示すサステインドライバの維持期間 の動作を示すタイミング図

【符号の説明】

1 PDP

2 データドライバ

3 スキャンドライバ

3a スキャンドライバIC

4. 4a~4g サステインドライバ

11 アドレス電極

12 スキャン電極


【図4】


41,41a~41g電荷回収回路C1,C2回収コンデンサCL1~CL10電圧クランプ部

\* D1~D8 ダイオードL 回収コイル\* Q1~Q8 電界効果型トランジスタ


【図1】


45






【図2】












【図5】




【図19】




[図8]




【図10】




[図7]




[図12]




【図9】




【図14】




【図11】




[図13]




【図16】




[図18]




【図15】



【図20】



【図17】



フロントページの続き

(72)発明者 笠原 光弘

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 森 光広

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

F ターム(参考) 5C080 AA05 BB05 CC06 DD26 DD30 FF02 FF03 FF11 GG08 HH05 JJ02 JJ03 JJ04 KK02 KK43